「n layer」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

Here, a p-type first layer and an n-type sixth layer on both ends as well as a p-type third layer and an n-type fourth layer in the center are provided with an electrode, with an pn layer given a light-emitting diode function while a pnpn 4-layer a thyristor function.例文帳に追加

ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせる。 - 特許庁

A luminescent thyristor L includes a distribution Bragg reflection layer 81 and a semiconductor layer 60 (a structure of a p-type first semiconductor layer 82, an n-type second semiconductor layer 83, a p-type third semiconductor layer 84, and an n-type fourth semiconductor layer 85 laminated in sequence) on a p-type substrate 80.例文帳に追加

発光サイリスタＬは、ｐ型の基板８０上に、分布ブラッグ反射層８１と半導体層６０（ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５が順に積層された構造）とを備えている。 - 特許庁

This light modulator 10 has a laminated structure on an n-InP substrate 12, consisting of an n-InP layer 14, an MQW 16 of an AlGaInAs group, a GaIn AsP layer 18, a p-InP layer 20, a p-AlInAs layer 22, a p-InP layer 24, and a p-GaInAs layer 26.例文帳に追加

本光変調器１０は、ｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰ層１４、ＡｌＧａＩｎＡｓ系ＭＱＷ１６、ＧａＩｎＡｓＰ層１８、ｐ−ＩｎＰ層２０、ｐ−ＡｌＩｎＡｓ層２２、ｐ−ＩｎＰ層２４、及び、ｐ−ＧａＩｎＡｓ層２６からなる積層構造を備える。 - 特許庁

Thereafter, a second n-type GaN layer 107, a multilayer quantum well layer 108 consisting of In_xGa_1-xN and GaN, a p-type GaN layer 109, and a p-type GaN contact layer 110 are sequentially grown epitaxially on the first n-type GaN layer 105 from the opening of the mask layer 106.例文帳に追加

次に第一のｎ型ＧａＮ層１０５上に、マスク層１０６の開口部から第二のｎ型ＧａＮ層１０７、Ｉｎ_xＧａ_1-xＮとＧａＮからなる多層量子井戸層１０８、ｐ型ＧａＮ層１０９、ｐ型ＧａＮコンタクト層１１０を順次エピタキシャル成長させる。 - 特許庁

The memory element comprises a lower electrode, an n+ interface layer formed on the lower electrode, a buffer layer formed on the n+ interface layer, an oxide layer which has a variable resistance characteristics and is formed on the buffer layer, and an upper electrode formed on the oxide layer.例文帳に追加

下部電極と、下部電極上に形成されたｎ＋界面層と、ｎ＋界面層上に形成されたバッファ層と、バッファ層上に形成されて可変抵抗特性を有する酸化物層と、酸化物層上に形成された上部電極とを備えるメモリ素子である。 - 特許庁

Barrier layers 201a-201c are provided with a well adjacent layer 203y which is a GaN layer 203y doped with an n-type impurity such as Si being in contact with a well layer 202, and an intermediate layer 204 which is an undoped GaN layer not doped with the n-type impurity disposed between the well adjacent layer 203y.例文帳に追加

障壁層２０１ａ〜２０１ｃが、井戸層２０２と接するＳｉ等のｎ型不純物がドープされたＧａＮ層である井戸近接層２０３ｙと、井戸近接層２０３ｙの間にｎ型不純物のドープされていないアンドープのＧａＮ層である中間層２０４とを備える。 - 特許庁

The p-type polysilicon layer 14A1 and n-type polysilicon layer 14B1 have a joint P joined mutually right above an element isolation layer 12, and at least one of the p-type polysilicon layer 14A1 and n-type polysilicon layer 14B1 has a narrow segment 17 right above the element isolation layer 12.例文帳に追加

ｐ型ポリシリコン層１４Ａ１およびｎ型ポリシリコン層１４Ｂ１は、互いに接合された接続部Ｐを素子分離層１２の直上に有し、ｐ型ポリシリコン層１４Ａ１およびｎ型ポリシリコン層１４Ｂ１の少なくとも一方は、素子分離層１２の直上に狭窄部１７を有する。 - 特許庁

The semiconductor light-emitting element 1 has a semiconductor layer 11, in which an n-type clad layer 12, a photoactive layer 13, and a p-type clad layer 14 are formed in turn on one main face of an n-type substrate 10, and each p-type cap layer 21-23 formed on the semiconductor layer 11.例文帳に追加

半導体発光素子１は、ｎ型基板１０の一方の主面上に、ｎ型クラッド層１２，光活性層１３およびｐ型クラッド層１４が順に形成された半導体層１１を有し、この半導体層１１の上にｐ型キャップ層２１〜２３が形成されている。 - 特許庁

An n-type DBR layer 12 (distribution Bragg reflection layer of first conductivity type), an i-InGaAs optical absorption layer 14 (optical absorption layer) with low carrier concentration, and a p-type InP window layer 16 (semiconductor layer of second conductivity type) are formed in order on an n-type InP substrate 10 (semiconductor substrate).例文帳に追加

ｎ型ＩｎＰ基板１０（半導体基板）上に、ｎ型ＤＢＲ層１２（第１導電型の分布ブラッグ反射層）、低キャリア濃度のｉ−ＩｎＧａＡｓ光吸収層１４（光吸収層）、及びｐ型ＩｎＰ窓層１６（第２導電型の半導体層）が順番に形成されている。 - 特許庁

Each of the plurality of regions 15a includes a p-type semiconductor layer 16 formed on the active layer 12 and an n-type semiconductor layer 17 formed on the p-type semiconductor layer 16, and the p-type semiconductor layer 16 and the n-type semiconductor layer 17 mutually constitute a tunnel junction.例文帳に追加

複数の領域１５ａのそれぞれは、活性層１２上に設けられたｐ型半導体層１６と、ｐ型半導体層１６上に設けられたｎ型半導体層１７とを含み、ｐ型半導体層１６及びｎ型半導体層１７が互いにトンネル接合を構成する。 - 特許庁

In a group III nitride compound semiconductor light emitting element 100, a sapphire substrate 10, a buffer layer comprising an aluminum nitride (AlN) not shown in a figure, an n-contact layer 11, an n-cladding layer 12, a multiple quantum well layer 13 having a light emitting wavelength of 470 nm, a p-cladding layer 14 and a p-contact layer 15 are formed.例文帳に追加

III族窒化物系化合物半導体発光素子１００は、サファイア基板１０、図示しない窒化アルミニウム（ＡｌＮ）から成るバッファ層、ｎコンタクト層１１、ｎクラッド層１２、発光波長４７０ｎｍの多重量子井戸層１３、ｐクラッド層１４、ｐコンタクト層１５が形成されている。 - 特許庁

The group III nitride-based compound semiconductor light-emitting element 100 has a sapphire substrate 10, an n-type GaN layer 11, an n-type AlGaN layer 12, a light-emitting layer 13 of GaN/InGaN multiple quantum well structure, a p-type AlGaN layer 14, a p-type GaN layer 15, and a p^+-type GaN layer 16.例文帳に追加

III族窒化物系化合物半導体発光素子１００は、サファイア基板１０、ｎ型ＧａＮ層１１、ｎ型ＡｌＧａＮ層１２、ＧａＮ／ＩｎＧａＮ多重量子井戸構造の発光層１３、ｐ型ＡｌＧａＮ層１４、ｐ型ＧａＮ層１５、ｐ^+型ＧａＮ層１６を有する。 - 特許庁

Then, an n-type GaN layer 3 made of group III nitride semiconductor, a p-type GaN layer 4 and an n-type GaN layer 5 are grown in this order from the n-type GaN layer 7 exposed from the opening 9 of the insulation film mask 8, forming a mesa lamination part 15 with npn structure.例文帳に追加

そして、この絶縁膜マスク８の開口部９から露出するｎ型ＧａＮ層７から、III族窒化物半導体からなるｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が、この順に成長させられてｎｐｎ構造からなるメサ状積層部１５が形成される。 - 特許庁

The structure of the semiconductor switch comprises Al electrode/p-type single crystal silicon carbide layer, gradient composition layer/n-type single crystal silicon substrate/Al electrode (Al/p-SiC/GCL/n-Si/Al) while the gradient composition layer is a buffer layer between p-SiC and n-Si.例文帳に追加

前記半導体スイッチの構造は、Ａｌ電極／ｐ型単結晶炭化シリコン層／勾配組成物層／ｎ型単結晶シリコン基板／Ａｌ電極（Ａｌ/ｐ−ＳｉＣ／ＧＣＬ／ｎ−Ｓｉ／Ａｌ）を含み、前記勾配組成物層はｐ−ＳｉＣとｎ−Ｓｉの間の緩衝層である。 - 特許庁

An n-type drift area 14 and a p-type well area 3 are formed in the 1st SiC layer 2, an n-type accumulation channel layer 6 is formed on the center part of the 2nd SiC layer 12 and n-type contact layers 4 are formed on both the end parts of the 2nd SiC layer 12.例文帳に追加

そして、第１ＳｉＣ層２にはｎ型のドリフト領域１４とｐ型のウェル領域３とが設けられ、第２ＳｉＣ層１２の中央部にはｎ型の蓄積型チャネル層６が、第２ＳｉＣ層１２の両端部にはｎ型のコンタクト層４が設けられている。 - 特許庁

This semiconductor light emitting element 1 includes an n-type semiconductor layer 140, a light emitting layer 150, a p-type semiconductor layer 160, a transparent electrode 170, a p-side electrode 300 formed on the transparent electrode 170, and an n-side electrode 400 formed on the n-type semiconductor layer 140.例文帳に追加

半導体発光素子１は、ｎ型半導体層１４０、発光層１５０、ｐ型半導体層１６０、透明電極１７０、透明電極１７０に形成されるｐ側電極３００、ｎ型半導体層１４０に形成されるｎ側電極４００を備える。 - 特許庁

A ZnTe-based compound semiconductor crystal is constituted to have a superlattice layer, formed by laminating n-type CdSe and n-type ZnTe upon another or an n-type contact layer containing a ZnCdSeTe graded layer on a ZnTe-based compound semiconductor layer.例文帳に追加

ＺｎＴｅ系化合物半導体結晶において、ＺｎＴｅ系化合物半導体層の上にｎ型ＣｄＳｅとｎ型ＺｎＴｅとが積層されてなる超格子層またはＺｎＣｄＳｅＴｅの組成勾配層を含むｎ型コンタクト層を有するようにした。 - 特許庁

A lightly doped n--type semiconductor layer 19 is provided between a p+-type semiconductor substrate 10 and an n+-type semiconductor layer 11 in a conventional PT-type IGBT structure, and furthermore a low life time layer 20 is provided inside the N--type semiconductor layer 19.例文帳に追加

従来のＰＴタイプＩＧＢＴの構造において、ｐ^＋型半導体基板１０とｎ^＋型半導体層１１の間に低不純物濃度のｎ^−型半導体層１９を設け、更にこのｎ^−型半導体層１９中に低ライフタイム層２０を設けたことを特徴としている。 - 特許庁

An i-type amorphous silicon layer 14 and a p-type amorphous silicon layer 15 get into a via hole of an n-type single-crystal silicon substrate 11 while an i-type amorphous silicon layer 12 and an n-type amorphous silicon layer 13 get into a via hole of the n-type single-crystal silicon substrate 11.例文帳に追加

ｉ型非晶質シリコン層１４とｐ型非晶質シリコン層１５とは、ｎ型単結晶シリコン基板１１が有する貫通孔内に入り込み、ｉ型非晶質シリコン層１２とｎ型非晶質シリコン層１３とは、ｎ型単結晶シリコン基板１１が有する貫通孔内に入り込む。 - 特許庁

An n-channel FET 3 comprises: the high-concentration n-type semiconductor layers 22 forming source/drain; the high-concentration p-type semiconductor layer 33 forming a gate; a low-concentration n-type semiconductor layer 21 under the high-concentration p-type semiconductor layer 33; the first electrode layer 41; and the second electrode layers 42.例文帳に追加

ｎチャネルＦＥＴ３は、ソース／ドレインを形成する高濃度ｎ型半導体層２２と、ゲートを形成する高濃度ｐ型半導体層３３と、その下方に形成された低濃度ｎ型半導体層２１と、第１電極層４２と、第２電極層４２とを備える。 - 特許庁

A GaN buffer layer 14, an n-type GaN contact layer 16, an n-type AlGaN clad layer 18, and an n-type GaN optical waveguide layer 20, are successively grown on a (c) surface sapphire substrate 12 at 1,000°C by an MOCVD method, in the same way as conventional manner.例文帳に追加

本方法では、従来と同様にして、ＭＯＣＶＤ法により１０００℃で、ｃ面のサファイア基板上１２上に、ＧａＮバッファ層１４、ｎ型ＧａＮコンタクト層１６、ｎ型ＡｌＧａＮクラッド層１８、及びｎ型ＧａＮ光導波層２０を順次成長させる。 - 特許庁

The device has a sapphire substrate 1 whose c-surface is nitrided, a GaN buffer layer 2, an N-polarity GaN layer 3, an N-polarity AlN layer 4, an N-polarity InN/InGaN multilayer device structure 5, an Al-polarity AlN 6 and a GaN cap layer 7.例文帳に追加

本発明によるデバイスは、表面を窒化したｃ面サファイア基板１と、ＧａＮバッファ層２と、Ｎ極性ＧａＮ層３と、Ｎ極性ＡｌＮ層４と、Ｎ極性ＩｎＮ／ＩｎＧａＮ多重層デバイス構造５と、Ａｌ極性ＡｌＮ６と、ＧａＮキャップ層７とを有する。 - 特許庁

The VCSEL device 10 has a tunnel junction 17 between an n-type lower DBR mirror 12 and an n-type upper DBR mirror 19, and the tunnel junction 17 has a quantum dot layer 32 of 2.5 mono layer thickness between a p^+-GaAs layer 31 and an n^+-InGaAs layer 33.例文帳に追加

ＶＣＳＥＬ素子１０は、ｎ型下部ＤＢＲミラー１２とｎ型上部ＤＢＲミラー１９との間にトンネル接合１７を有し、トンネル接合１７は、ｐ^+−ＧａＡｓ層３１とｎ^+−ＩｎＧａＡｓ層３３との間に２．５モノレーヤ厚みの量子ドット層３２を有する。 - 特許庁

In the manufacturing method of a semiconductor laser, a waveguide mesa composed of an n-type InP clad layer 3, a waveguide layer 4, and an InP cover layer 5 is formed on a substrate 1, a growth inhibiting mask 6 is formed only directly above the waveguide mesa, and a n-type InP current block layer 7, and an n-type InP current block layer 8 are formed (a).例文帳に追加

基板１面上に、ｎ型ＩｎＰクラッド層３、導波路層４、ＩｎＰカバー層５からなる導波路メサを形成した後、導波路メサの直上部のみに成長阻止マスク６を形成し、ｐ型ＩｎＰ電流ブロック層７、ｎ型ＩｎＰ電流ブロック層８を形成する（ａ）。 - 特許庁

The nitride semiconductor light emitting element comprises a first n-type nitride semiconductor layer, a light emitting layer, a p-type nitride semiconductor layer, and a second n-type nitride semiconductor layer, in sequence, wherein an electrode consisting of a transparent conductive film is formed on the second n-type nitride semiconductor layer.例文帳に追加

第１のｎ型窒化物半導体層、発光層、ｐ型窒化物半導体層、第２のｎ型窒化物半導体層をこの順で含む窒化物半導体発光素子であって、該第２のｎ型窒化物半導体層上に、透明導電膜からなる電極を有する窒化物半導体発光素子である。 - 特許庁

The semiconductor light-emitting device 1 comprises a substrate side reflection layer 3 formed on a substrate 2, an n-type clad layer 4, a light emitting layer 5, a p-type clad layer 6, a p-type contact layer 7, and an electrode side reflection layer 8.例文帳に追加

半導体発光素子１は、基板２上に形成された基板側反射層３と、ｎ型クラッド層４と、発光層５と、ｐ型クラッド層６と、ｐ型コンタクト層７と、電極側反射層８とを備えている。 - 特許庁

Next, an n-type conductive layer 14, a light emitting layer 15, a p-type cladding layer 16, and a p-type conductive layer 17 are constituted from such a nitride semiconductor layer that contains less Al content than that of underlying layer 13.例文帳に追加

次いで、ｎ型導電層１４、発光層１５、ｐ型クラッド層１６及びｐ型導電層１７を下地層１３よりもＡｌの少ない含有量となるような窒化物半導体層から構成する。 - 特許庁

A semiconductor light-emitting function layer 20, formed on an Si substrate 11, has a laminate structure comprising an n-type GaN layer (first semiconductor layer) 21, an MQW layer 22, and a p-type GaN layer (second semiconductor layer) 23.例文帳に追加

半導体発光機能層２０は、Ｓｉ基板１１上に形成され、ｎ型ＧａＮ層（第１の半導体層）２１、ＭＱＷ層２２、ｐ型ＧａＮ層（第２の半導体層）２３からなる積層構造をもつ。 - 特許庁

The transistor comprises: a third p-type semiconductor layer 8 between a gate region layer 6 and a drain region layer 7; and a potential fixed layer 4 extending from an n-type epitaxial layer 3 to a p^--type epitaxial layer 2.例文帳に追加

ゲート領域層６とドレイン領域層７との間に、ｐ型の第３半導体層８が設けられ、また、ｎ型エピタキシャル層３からｐ^-型エピタキシャル層２に達するように電位固定層４が設けられている。 - 特許庁

An n- epitaxial layer 12B with impurity concentration higher than the epitaxial layer 12A and thinner than the epitaxial layer is formed on the epitaxial layer 12A, and a (p) buried layer 13B is formed in the epitaxial layer 12B.例文帳に追加

エピタキシャル層１２Ａ上には、エピタキシャル層１２Ａに比べて、不純物濃度が高くかつ厚さが薄いｎ^−エピタキシャル層１２Ｂが形成され、エピタキシャル層１２Ｂにはｐ埋め込み層１３Ｂが形成されている。 - 特許庁

On one surface, a dispersion type Bragg reflector, an n-type confinement layer, an active layer, a p-type confinement layer, a current diffusion layer, an ohmic contact layer with a mesh structure, a transparent conductive oxide layer and a front electrode are formed.例文帳に追加

一方の面に分散型ブラッグ反射体、ｎ型閉込め層、活性層、ｐ型閉込め層、電流拡散層、メッシュ構造オーミック・コンタクト層、透明導電性酸化物層、および前面電極を形成する。 - 特許庁

According to a diode element 1 presented here, a p-type SiC anode layer 12, a p-type SiC drift layer 13 and an n+ type SiC cathode layer 14 are formed on an n-type SiC substrate 21 by epitaxial growth and then the n-type SiC substrate 21 is removed.例文帳に追加

このダイオード素子１によれば、ｐ型のＳｉＣアノード層１２,ｐ型のＳｉＣドリフト層１３とｎ＋型ＳｉＣカソード層１４をｎ型ＳｉＣ基板２１上にエピタキシャル成長により形成してから、ｎ型ＳｉＣ基板２１を除去した。 - 特許庁

In the region other than the light receiving portion S among the n-type semiconductor layer 12 (the outer edge region of the n-type semiconductor layer 12), a plurality of p-type semiconductor region 16 is formed regularly in the in-plane direction of the n-type semiconductor layer 12.例文帳に追加

ｎ型半導体層１２のうち受光領域Ｓ以外の領域（ｎ型半導体層１２の外縁領域）には、複数のｐ型半導体領域１６がｎ型半導体層１２の面内方向に規則的に形成されている。 - 特許庁

Furthermore, an N+ type conductive layer 7 is formed which is united with an end of the N+ type buried layer 3, extends to a surface of an N type epitaxial layer 5 formed on the P type semiconductor substrate 1, and is electrically connected to the collector electrode 15.例文帳に追加

また、Ｎ＋型埋め込み層３の端部と一体となり、前記Ｐ型半導体基板１上に形成されたＮ型エピタキシャル層５の表面まで延在し、コレクタ電極１５と電気的に接続されたＮ＋型導電層７を形成する。 - 特許庁

In the ZnO semiconductor light emitting diode element 10, an i-type ZnO light emitting layer 2 and an n-type ZnO layer 3 are laminated in order on a sapphire substrate 1, and an n-type ITO transparent conductive film 4 is formed on the n-type ZnO layer 3.例文帳に追加

このＺｎＯ半導体発光ダイオード素子１０では、サファイア基板１上にｉ型ＺｎＯ発光層２、ｎ型ＺｎＯ層３が順に積層され、ｎ型ＺｎＯ層３上にｎ型のＩＴＯ透明導電膜４が形成されている。 - 特許庁

A vertical semiconductor device 1 has an N-type epitaxial layer 12 and a P-type base layer 13 formed on an N^+type silicon substrate 11, and also has N^+type source layers 14 and P^+ type carrier extraction layers 15 formed on the base layer 13.例文帳に追加

縦形の半導体装置１において、Ｎ^＋型のシリコン基板１１上に、Ｎ型のエピタキシャル層１２及びＰ型のベース層１３を形成し、ベース層１３上にＮ^＋型のソース層１４及びＰ^＋型のキャリア抜き層１５を形成する。 - 特許庁

The n-type diamond layer 5 contains n-type dopant, and carrier diffuses to the first non-doped diamond layer 7 by carrier concentration gradient with the first non-doped diamond layer 7, so that the resistance of the n-type semiconductor diamond 1 can be reduced.例文帳に追加

ｎ型ダイヤモンド層５はｎ型不純物を含んでおり、第１のノンドープダイヤモンド層７とのキャリア濃度勾配によって第１のノンドープダイヤモンド層７へキャリアが拡散することにより、ｎ型半導体ダイヤモンド１の抵抗を低くできる。 - 特許庁

An n-carrier block layer 8 with a large band gap, consisting of BAlGaN or AlGaN is provided between an n-light guide layer 7, that is made of BGaN or GAN and an n-MQW active layer 9 made of BInGAN or InGaN.例文帳に追加

ＢＧａＮまたはＧａＮからなるｎ−光ガイド層７とＢＩｎＧａＮまたはＩｎＧａＮからなるｎ−ＭＱＷ活性層９との間にＢＡｌＧａＮまたはＡｌＧａＮからなる大きなバンドギャップを有するｎ−キャリアブロック層８を設ける。 - 特許庁

A recess is formed in a central region of the second doped layer 8, the side-etching prevention layer 7 and the first doped layer 6, so as to expose the layer 5 of n-Al0.22Ga0.78As there.例文帳に追加

第２ドープ層８、サイドエッチング防止層７および第１ドープ層６の中央部の領域にｎ−Ａｌ_0.22Ｇａ_0.78Ａｓ層５が露出するように凹部が形成される。 - 特許庁

An n type cladding layer 21, an active layer 22, a p type cladding layer 23, a p-side contact layer 24, and a p-side electrode 30 are laminated on a first surface 11 of a substrate 10 in this order.例文帳に追加

基板１０の第１面１１に、ｎ型クラッド層２１，活性層２２，ｐ型クラッド層２３，ｐ側コンタクト層２４およびｐ側電極３０をこの順に積層する。 - 特許庁

In the active layer 3, the width of the n-type nitride semiconductor layer 2 is not aligned to that of the p-type nitride semiconductor layer 4, and the active layer 3 has been scraped off slightly.例文帳に追加

活性層３は、ｎ型窒化物半導体層２とｐ型窒化物半導体層４と横幅が揃っておらず、少し削られたような形状となっている。 - 特許庁

A transparent layer 20, an N type layer 14, a P type layer 16, and a P type ohmic layer 22 are formed sequentially on a sapphire substrate 10 thus forming a PN junction light emitting element.例文帳に追加

サファイア基板１０上に順次透明層２０、Ｎ型層１４、Ｐ型層１６、Ｐ型オーミック層２２を形成し、ＰＮ接合型発光素子を形成する。 - 特許庁

The semiconductor multilayer structure 3 is provided with an n-type contact layer 11, an active layer 12, a p-type electron stopping layer 13 and a p-type contact layer 14 sequentially from the substrate 2 side.例文帳に追加

半導体積層構造３は、基板２側から順に、ｎ型コンタクト層１１と、活性層１２と、ｐ型電子阻止層１３と、ｐ型コンタクト層１４とを備えている。 - 特許庁

On the void-containing layer, a semiconductor device layer is formed, which includes an n-type semiconductor layer and a p-type semiconductor layer each made of a group III nitride-based compound semiconductor.例文帳に追加

空洞含有層の上に、III族窒化物系化合物半導体からなるｎ型半導体層およびｐ型半導体層を含む半導体デバイス層を形成する。 - 特許庁

An n-Si substrate 20, an MgO layer 30 (strong field layer), and a p-type semiconductor layer 40 (luminous layer) are interposed sequentially between a pair of electrodes (a negative electrode 10, a positive electrode 50).例文帳に追加

一対の電極（陰極１０、陽極５０）の間に、ｎ−Ｓｉ基板２０、ＭｇＯ層３０（強電界層）、ｐ型半導体層４０（発光層）を順次介設する。 - 特許庁