「n layer」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

The other end 50 of the P-type diffusion resistance 40 is connected electrically to the N-type well 8 and the N-type diffusion layer 2.例文帳に追加

又、Ｐ型拡散抵抗４０の他端５０は、Ｎ型ウェル８とＮ型拡散層２とに電気的に接続される。 - 特許庁

Accordingly, the concentration of the N^+-type impurity in the N^+-type embedded diffusion layer 11 can be freely controlled.例文帳に追加

これにより、Ｎ^+型埋め込み拡散層１１におけるＮ^＋型不純物の濃度を自在に制御することができる。 - 特許庁

Strips 132-1 to 132-n are connected to a ground layer via switches 133-1 to 133-n, respectively.例文帳に追加

ストリップ１３２−１〜１３２−ｎは、それぞれスイッチ１３３−１〜１３３−ｎを介してグランド層に接続されている。 - 特許庁

Annealing is applied to the n type ZnO-based compound semiconductor layer, and the activation rate of the n type impurity is improved.例文帳に追加

ｎ型ＺｎＯ系化合物半導体層にアニール処理を施し、ｎ型不純物の活性化率を向上させる。 - 特許庁

METHOD FOR CREATING MEMBRANE PROTEIN WITH LABELLED N-TERMINAL END, AND CELL HAVING MEMBRANE PROTEIN WITH LABELLED N-TERMINAL END IN ITS OUTER LAYER例文帳に追加

Ｎ末端標識膜蛋白質の作製方法、及びＮ末端標識膜蛋白質を表層に有する細胞 - 特許庁

In the p^- substrate 200, an n^+-embedded layer 20 which is more highly doped than the n-type dopant region 121 is formed.例文帳に追加

ｐ^-基板２００内には、ｎ型不純物領域１２１よりも高濃度のｎ^+埋め込み層２０が形成されている。 - 特許庁

In the n-type current confinement layer 8, the concentration of the n-type impurity is higher than that of the p-type impurity.例文帳に追加

ｎ型電流狭窄層８においては、ｎ型不純物の濃度はｐ型不純物の濃度よりも高くなっている。 - 特許庁

To provide an MR element having high (S/N) by improving the soft magnetic characteristics of a free layer as high MR ratio is held as it is.例文帳に追加

高いＭＲ比を保持したままで、フリー層の軟磁気特性を改善し、（S／N）の高いＭＲ素子を提供すること。 - 特許庁

This n-type diffusion layer 6 is formed by diffusing an n-type impurity into part of the silicon film 5 having a convex cross-sectional shape.例文帳に追加

このｎ型拡散層６は断面凸状のシリコン膜５の一部にｎ型不純物を拡散させて形成する。 - 特許庁

P-well regions 3 and n^+ source regions 4 are selectively provided in a surface layer of an n^- drift region 2.例文帳に追加

ｎ^-ドリフト領域２の表面層には、ｐウェル領域３およびｎ^+ソース領域４が選択的に設けられている。 - 特許庁

An N+ region 37 is formed as the contact of the N-diffused layer 35 in a partial region of the P-region 21a.例文帳に追加

Ｐ領域２１ａの一部の領域にＮ拡散層３５のコンタクトとしてＮ^+領域３７が形成されている。 - 特許庁

An n-side electrode 110 is formed on a surface of the n-type semiconductor layer 201 containing gallium (Ga).例文帳に追加

本発明は、ガリウム（Ｇａ）を含有するｎ型半導体層２０１の表面に形成されるｎ側電極１１０である。 - 特許庁

At this time, the ground layer and the metal foil have an adhesion strength of 0.01 N/cm to 0.04 N/cm.例文帳に追加

その際に下地層と金属箔の密着強度が０．０１Ｎ／ｃｍ〜０．０４／ｃｍとなるような構成とする。 - 特許庁

A semiconductor layer 30 of a semiconductor device 1 includes an n-type drift region 33 and p-type body region 34.例文帳に追加

半導体装置１の半導体層３０は、n型のドリフト領域３３とp型のボディ領域３４を有している。 - 特許庁

The N^- type drain buried layer 118 has an impurity concentration higher than that of the N^- type drain offset region 112.例文帳に追加

Ｎ^−型ドレイン埋め込み層１１８は、Ｎ^−型ドレインオフセット領域１１２よりも高い不純物濃度を有する。 - 特許庁

The step for forming the tunnel barrier layer includes a step for repeating the unit deposition processing n times (n is an integer of 2 or more).例文帳に追加

トンネルバリア層を形成する工程は、単位成膜処理をｎ回（ｎは２以上の整数）繰り返すことを含む。 - 特許庁

The n-type dopant is introduced so that the n-type semiconductor region 50 reaches an InGaAs semiconductor layer 34.例文帳に追加

ｎ型ドーパントは、ｎ型半導体領域５０がＩｎＧａＡｓ半導体層３４に到達するように導入される。 - 特許庁

A second N-type semiconductor region comprising an epitaxial layer is formed on a first N^+-type semiconductor region 7.例文帳に追加

Ｎ^+形の第１の半導体領域７の上にエピタキシャル層から成るＮ形の第２の半導体領域を形成する。 - 特許庁

In this semiconductor device, an N-type epitaxial layer 3 is formed on an N-type single crystal silicon substrate 2.例文帳に追加

本発明の半導体装置では、Ｎ型の単結晶シリコン基板２上にＮ型のエピタキシャル層３が形成されている。 - 特許庁

An inductor is provided in a specified region and a high concentration n+ type diffused layer is formed beneath an isolating oxide film of that specified region, thereby forming a p-n junction with the n+ type diffused layer and a p- type semiconductor substrate.例文帳に追加

インダクターを設けた所定領域の分離酸化膜下に高濃度Ｎ^+形拡散層を形成して、そのＮ^+形拡散層とＰ^-形半導体基板からなるＰＮ接合を設けている。 - 特許庁

Arsenic ion implantation 13 is conducted to a source-drain contact aperture of an N-channel MOS transistor, and ion implantation layers 14 are formed in an N^+ source layer 9 and an N^+ drain layer 10.例文帳に追加

本発明では、ＮｃｈＭＯＳトランジスタのソース・ドレインコンタクト開口部に砒素イオン注入１３を行い、Ｎ^＋ソース層９及びＮ^＋ドレイン層１０内にイオン注入層１４を形成する。 - 特許庁

Further, an n-type buffer layer 3 is selectively formed on the lower main surface of a silicon substrate 1, and an n-type cathode area 6 constituted of n-type semiconductor containing n-type impurity in a comparatively high concentration is selectively formed in the surface of the n-type buffer layer 3.例文帳に追加

また、シリコン基板１の下主面表面内には、ｎ型バッファ層３が選択的に形成され、ｎ型バッファ層３の表面内にはｎ型不純物を比較的高濃度に含んだｎ型半導体層で構成されたｎ型カソード領域６が選択的に形成されている。 - 特許庁

Between a substrate 101 and an active layer 106, a first nitride semiconductor layer 103 of n-type, a second nitride semiconductor 104 which comprises n-type impurity to form an n-type electrode and comprises a third nitride semiconductor layer 105 of an n-type in this order starting from the substrate 101 side.例文帳に追加

基板と活性層との間に基板側から順にｎ型の第１の窒化物半導体層と、ｎ型不純物を有しｎ型電極が形成される第２の窒化物半導体と、ｎ型の第３の窒化物半導体層とを有する窒化物半導体素子である。 - 特許庁

An insulating layer 9 of a predetermined depth is formed around the n^+ region 4 around the n^+ region 5, and around the n^+ region 6 in the main surface S1 of the epitaxial layer 2; and restricts a current path region A1 formed between the n^+ regions 3 and 4 in the insulating layer 9.例文帳に追加

エピタキシャル層２の主表面Ｓ１においてＮ^+領域４の周り、Ｎ^+領域５の周り、およびＮ^+領域６の周りに所定深さの絶縁層９が形成され、絶縁層９にてＮ^+領域３とＮ^+領域４との間に形成される電流経路領域Ａ１を規制している。 - 特許庁

An N- layer 32 having an N-type impurity diffused to a low concentration is provided right below the insulating layer 14, and a second P+ region 34 formed by implanting ions etc., and a second N+ region 36 are formed in the N- layer 32 to obtain a second photodiode 30.例文帳に追加

絶縁層１４の直下にＮ型不純物を低濃度に拡散させたＮ−層３２が設けられ、Ｎ−層３２中にイオン等を注入して形成された第２のＰ＋領域３４および第２のＮ＋領域３６が形成され、第２のフォトダイオード３０とされている。 - 特許庁

The thickness t of the cover layer is set in a range of f(n)-t1≤t≤f(n)+t2 by using a function f(n) relating to the refractive index n of the cover layer and constants t1 and t2 set on the basis of permissible values of the aberration of the cover layer.例文帳に追加

そして、カバー層の屈折率ｎに関する関数ｆ（ｎ）と、カバー層における収差の許容値に基づいて設定される定数ｔ１及びｔ２とを用いて、カバー層の厚さｔがｆ（ｎ）−ｔ１≦ｔ≦ｆ（ｎ）＋ｔ２の範囲に設定されるようにしたものである。 - 特許庁

The p-side electrode 300 includes a p-side bonding layer 310 and a p-side bonding pad electrode 320 laminated on the transparent electrode 170, and the n-side electrode 400 includes an n-side bonding layer 410 and an n-side bonding pad electrode 420 laminated on the n-type semiconductor layer 140.例文帳に追加

ｐ側電極３００は、透明電極１７０に積層されるｐ側接合層３１０およびｐ側ボンディングパッド電極３２０を備え、ｎ側電極４００は、ｎ型半導体層１４０に積層されるｎ側接合層４１０およびｎ側ボンディングパッド電極４２０を備える。 - 特許庁

On the other hand, an N+-type semiconductor layer 10 is formed on the front surface of the second N-well 3 and a second resistance electrode 16, connected electrically to the N+-type semiconductor layer 10 through the contact hole CH4 formed in the interlayer insulating film 11 on the N+-type semiconductor layer 10, is formed.例文帳に追加

また、第２のＮウエル３の表面にＮ＋型半導体層１０が形成され、Ｎ＋型半導体層１０上の層間絶縁膜１１に形成されたコンタクトホールＣＨ４を介して、Ｎ＋型半導体層１０に電気的に接続された第２の抵抗電極１６が形成されている。 - 特許庁

An n+-type drain diffused region 2 is formed in an n-type semiconductor layer 1 on an insulating layer 11; and a drift region 1a, a p-type well diffused region 4, an n+-type source diffused layer 3 and a n+-type base diffused region 9 are formed so as to surround the diffused region 2.例文帳に追加

絶縁層１１上のｎ形半導体層１内に、ｎ^+形ドレイン拡散領域２が形成され、ドリフト領域１ａ、ｐ形ウェル拡散領域４、ｎ^+形ソース拡散領域３、ｐ^+形ベース拡散領域９がｎ^+形ドレイン拡散領域２を囲むように形成されている。 - 特許庁

To provide an n type diffusion layer formation composition, a manufacturing method of an n type diffusion layer, and a manufacturing method of solar cells which form the n type diffusion layer at a specific area without forming unnecessary n type diffusion layers in a manufacturing process of the solar cells using silicon substrates.例文帳に追加

シリコン基板を用いた太陽電池セルの製造工程において、不要なｎ型拡散層を形成させることなく特定の部分にｎ型拡散層を形成するｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池セルの製造方法の提供。 - 特許庁

A first contact layer 12 consisting of a high density n type GaAs, an active layer 13 consisting of a low density n type GaAs and a second contact layer 14 consisting of a high density n type InGaAlP are sequentially stacked on a semiconductor substrate 11 consisting of a high density n type GaAs.例文帳に追加

高濃度ｎ型ＧａＡｓからなる半導体基板１１上に、高濃度ｎ型ＧａＡｓからなる第１のコンタクト層１２、低濃度ｎ型ＧａＡｓからなる活性層１３、及び高濃度ｎ型ＩｎＧａＡｌＰからなる第２のコンタクト層１４の順に積層する。 - 特許庁

On a p-type substrate 100, a p-type anode layer 102 as a first semiconductor layer, an n-type gate layer 104 as a second semiconductor layer, a non-doped semiconductor layer 105, a p-type gate layer 106 as a third semiconductor layer, and an n-type cathode layer 108 as a fourth semiconductor layer are formed in order, and a cathode electrode 110 and a gate electrode 112 are further formed.例文帳に追加

ｐ型基板１００上に、順次、第１半導体層としてｐ型アノード層１０２、第２半導体層としてｎ型ゲート層１０４、ノンドープ半導体層１０５、第３半導体層としてｐ型ゲート層１０６、第４半導体層としてｎ型カソード層１０８が形成され、さらにカソード電極１１０とゲート電極１１２が形成される。 - 特許庁

The semiconductor light emitting device includes: a conductive substrate, a p-type semiconductor layer disposed on the conductive substrate, an active layer disposed on the p-type semiconductor layer, an n-type semiconductor layer disposed on the active layer, and an n-side electrode disposed on the n-type semiconductor layer and including an n-type doped carbon nanotube layer.例文帳に追加

本発明は、導電性基板と、当該導電性基板上に配置されたｐ型半導体層と、当該ｐ型半導体層上に配置された活性層と、当該活性層上に配置されたｎ型半導体層と、当該ｎ型半導体層上に配置されｎ型にドーピングされたカーボンナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）層を含むｎ側電極とを含む半導体発光素子を提供する。 - 特許庁

The switching layer 13 is composed of an SiC layer 13A laminated on the surface of the N+ type Si layer 11 and a Si oxide layer 13B laminated on the SiC layer 13A.例文帳に追加

スイッチング層１３は、Ｎ＋型Ｓｉ層１１の表面に積層されたＳｉＣ層１３Ａと、ＳｉＣ層１３Ａ上に積層されたＳｉ酸化１３Ｂ層とから構成されている。 - 特許庁

This compound semiconductor device includes: an i-GaN layer 2 (carrier transit layer) formed over a substrate 1; and an n-AlGaN layer 4 (carrier supply layer) formed over the i-GaN layer 2.例文帳に追加

基板１上に形成されたｉ−ＧａＮ層２（キャリア走行層）と、ｉ−ＧａＮ層２上に形成されたｎ−ＡｌＧａＮ層４（キャリア供給層）と、が設けられている。 - 特許庁

Further, there are provided an i-GaN layer 5 formed over the AlGaN layer 4, and an i-AlGaN layer 6 and an n-AlGaN layer 7 formed over the i-GaN layer 5.例文帳に追加

更に、ＡｌＧａＮ層４上に形成されたｉ−ＧａＮ層５と、ｉ−ＧａＮ層５上方に形成されたｉ−ＡｌＧａＮ層６及びｎ−ＡｌＧａＮ層７と、が設けられている。 - 特許庁

On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5 and a p-type GaN layer 6 are sequentially laminated and a separation groove A for separating between the elements is formed.例文帳に追加

ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層され、素子間を分離する分離溝Ａが形成される。 - 特許庁

The semiconductor light emitting element includes an n-type cladding layer 13, an active layer 14, a p-type cladding layer 15 containing AlGaInP, an intermediate layer 16, and a p-side contact layer 17 containing GaP, sequentially in this order.例文帳に追加

ｎ型クラッド層１３、活性層１４、ＡｌＧａＩｎＰを含むｐ型クラッド層１５、中間層１６およびＧａＰを含むｐ側コンタクト層１７をこの順で備えている。 - 特許庁

A pnp bipolar transistor consists of a second semiconductor layer sharing constituted of a p-type base layer 13, the active layer 14, the n-type base layer 15 and the p-type emitter layer 16.例文帳に追加

ｐ型ベース層１３、活性層１４、ｎ型ベース層１５、及びｐ型エミッタ層１６からなる第２の半導体層群区分からｐｎｐ型のバイポーラトランジスタを構成する。 - 特許庁

An insulation layer is formed on the germanium layer, the germanium layer and the insulation layer are heat treated at 550°C to 1000°C, and the n-type diffusion region is formed in the prescribed region of the germanium layer.例文帳に追加

ゲルマニウム層上に絶縁層を形成し、ゲルマニウム層および絶縁層を５５０℃〜１０００℃で熱処理して、ゲルマニウム層の所定の位置にｎ型拡散領域を形成する。 - 特許庁

On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5, and a p-type GaN layer 6 are laminated in order, and an isolation groove A isolating elements is formed.例文帳に追加

ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層され、素子間を分離する分離溝Ａが形成される。 - 特許庁

Strain of the light emitting layer (6) is reduced and piezoelectirc field is reduced by providing the strain relaxing layer (11) and the InGaN buffer layer (12) between the n-type foundation layer (4) and the light emitting layer (6).例文帳に追加

ｎ型下地層(４)と発光層(６)との間に、歪緩和層(１１)及びＩｎＧａＮバッファ層(１２)を設けることにより、発光層(６)の歪みが減少しピエゾ電界が低減する。 - 特許庁

On a surface of a substrate 1, a semiconductor layer 30 is formed which has an undoped GaN layer 2, an n-type semiconductor layer 3, an active layer 4, and a p-type semiconductor layer 5 laminated in this order.例文帳に追加

基板１表面には、アンドープＧａＮ層２、ｎ型半導体層３、活性層４、ｐ型半導体層５がこの順に積層した半導体層３０を形成してある。 - 特許庁

The semiconductor layer 11 includes an n-type semiconductor layer, an active layer thereupon, and a p-type semiconductor layer further thereupon, and the Ni ultrathin film 12 is formed in contact with the p-type semiconductor layer.例文帳に追加

半導体層１１はｎ型半導体層、その上の活性層およびその上のｐ型半導体層を含み、このｐ型半導体層に接してＮｉ超薄膜１２を形成する。 - 特許庁

An embedded layer 103 composed of n-type SiC is formed in the low concentration layer 102 so as to make contact with the high concentration layer 101.例文帳に追加

低濃度層１０２内には、高濃度層１０１と接するように、ｎ型ＳｉＣからなる埋め込み層１０３が形成されている。 - 特許庁