「n layer」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To improve flatness of a layer below an n-clad layer comprising AlxGa1-xN.例文帳に追加

Al_xGa_1-xNから成るｎクラッド層の下層の平坦度を向上させる。 - 特許庁

A p-type base layer is selectively formed on an n-type active layer, and an n-type source layer is positioned on the p-type base layer.例文帳に追加

ｎ型活性層上に選択的にｐ型ベース層が形成され、そのｐ型ベース層上にｎ型ソース層が位置する。 - 特許庁

An n-AlGaN layer 2c functions as an electron supply layer.例文帳に追加

ｎ−ＡｌＧａＮ層２ｃは電子供給層として機能する。 - 特許庁

On an n-type semiconductor substrate, an n-type clad layer, an active layer, and a p-type clad layer are sequentially laminated.例文帳に追加

ｎ型半導体基板上に、ｎ型クラッド層、活性層、及びｐ型クラッド層が順次積層されている。 - 特許庁

A layer 4a having a low concentration of n-type impurities and a layer 8a having a high concentration of n-type impurities exist together in a piercing layer 9.例文帳に追加

貫通層９ではｎ型不純物の濃度が低い層４ａと高い層８ａが混在している。 - 特許庁

The n-type buffer layer 3 and the n-type guide layer 5 are arranged so as to interpose the quantum cascade active layer 4.例文帳に追加

ｎ型バッファ層３およびｎ型ガイド層５は、量子カスケード活性層４を挟むように配置される。 - 特許庁

An n-InP buffer layer 2, an InGaAsP active layer 3, and a first p-InP clad layer 4 are stuck on an n-type InP substrate 1.例文帳に追加

ｎ型InP基板１の上に、ｎ−InPバッファ層２、InGaAsP活性層３、第１ｐ−InPクラッド層４が積層されている。 - 特許庁

An N-well region NWEL and a P-well region PWEL built in as an intermediate layer are alternately aligned on a N-type layer B-N.例文帳に追加

中間層として埋め込まれるＮ型層Ｂ-N上にＮウェル領域ＮＷＥＬ、Ｐウェル領域ＰＷＥＬが交互に配列されている。 - 特許庁

An N+ diffused layer 22, which is to be a drain, is covered with an N-type well 52, while an N+ diffused layer 23 which is to be a source is covered with an N-type well 2.例文帳に追加

ドレインとなるＮ＋拡散層２２をＮ型ウェル５２で覆うとともに、ソースとなるＮ＋拡散層２３をＮ型ウェル２で覆う。 - 特許庁

The contact areas 210, 211 are an n+ type GaN layer which is formed by implanting an n type impurity into the semiconductor layer 203 through an ion implantation method.例文帳に追加

コンタクト領域２１０,２１１は、半導体層２０３にn型不純物をイオン注入法により注入して形成したn+型GaN層である。 - 特許庁

To provide layer structures used in n-channel and p-type channel transistors.例文帳に追加

nチャネルおよびp型チャネルトランジスタに用いられる層構造を提供する。 - 特許庁

The SiO2 film 20 is removed and the n-InGaP etching barrier layer 17 on a groove bottom face is etched.例文帳に追加

SiO_2膜20を除去し、溝底面のn-InGaPエッチング阻止層17をエッチングする。 - 特許庁

An n-type impurity region is formed in an n^- epitaxial layer 2 by implanting ions into the n^- epitaxial layer 2 (the first process).例文帳に追加

ｎ^-エピタキシャル層２にイオン注入し、ｎ^-エピタキシャル層２内にｎ型不純物領域を形成する（第１工程）。 - 特許庁

There is provided a recess part 14 on the reverse face of the n+-type GaAs substrate 1 just under the n+-type AlGaAs emitter layer 5.例文帳に追加

ｎ^+型AlGaAsエミッタ層５直下部のn^+型GaAs基板１裏面には凹部１４を有している。 - 特許庁

A semiconductor laser element 100 comprises a low temperature buffer layer 2, an n-GaN layer 3, an n-clad layer 4, an n-optical guide layer 5, an n-MQW light emitting layer 6, a p-AlGaN layer 7, a p-optical guide layer 8, a p-clad layer 9 and a p-contact layer 10 formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、低温バッファ層２、ｎ−ＧａＮ層３、ｎ−クラッド層４、ｎ−光ガイド層５、ｎ−ＭＱＷ発光層６、ｐ−ＡｌＧａＮ層７、ｐ−光ガイド層８、ｐ−クラッド層９およびｐ−コンタクト層１０を順に形成してなる。 - 特許庁

A first n-type layer, second n-type layer, third n-type layer, active layer having a multiple quantum well structure, a first p-type layer, second p-type layer, third p-type layer and p-type contact layer are laminated in the order on an n-type contact layer and this light-emitting element has a double heterostructure.例文帳に追加

ｎ型コンタクト層の上に、第一のｎ型層と、第二のｎ型層と、第三のｎ型層と、多重量子井戸構造を有する活性層と、第一のｐ型層と、第二のｐ型層と、第三のｐ型層と、ｐ型コンタクト層とが順に積層され、ダブルへテロ構造を有する。 - 特許庁

An n-type buffer layer 2, an n^--type drift layer 3, and a p-type base layer 5 are laminated on an n^+-type 4H-SiC substrate 1 in this order.例文帳に追加

ｎ^+型４Ｈ−ＳｉＣ基板１の上に、ｎ型バッファー層２と、ｎ^-型ドリフト層３と、ｐ型ベース層５とが、この順に積層されている。 - 特許庁

On an N+ type collector contact layer 6, an N type collector layer 10 is partially formed.例文帳に追加

Ｎ＋型コレクタコンタクト層６上には、Ｎ型コレクタ層１０が部分的に形成されている。 - 特許庁

In a terminal, a trench 4 reaches an n^+ layer 1 through an n^- epitaxial layer 2.例文帳に追加

終端部には、トレンチ４がＮ−型エピタキシャル層２を貫通してＮ＋型層１に達している。 - 特許庁

The n-type layer 13 is formed on the p-type layers 2 and 12, and the conductive type of the layer is n type.例文帳に追加

ｎ型層１３は、ｐ型層２、１２上に形成され、導電型がｎ型である。 - 特許庁

As a result, the base electrode and the n-type emitter layer are formed away from the base electrode and the n-type emitter layer, and the base electrode and the n-type emitter layer do not come in contact with each other.例文帳に追加

その結果、ベース電極とｎ型エミッタ層とは離れて形成され、ベース電極とｎ型エミッタ層との接触は起こらない。 - 特許庁

A semiconductor device 100 is formed by laminating an n^--drain layer 101, an n^+-buffer layer 102, and an n^--base layer 103.例文帳に追加

半導体装置１００は、Ｎ^−型ドレイン層１０１、Ｎ^＋型バッファ層１０２及びＮ^−型ベース層１０３を積層するように形成している。 - 特許庁

An emitter electrode 13 comprising a Ti layer and Au layer on the entire reverse face of the n+-type GaAs substrate 1 are provided.例文帳に追加

n^+型GaAs基板１裏面全体にはTi層とAu層から成るエミッタ電極１３を有している。 - 特許庁

The diode 100 is provided with the Si substrate having cathode N+ layer 101 and N- layer 102.例文帳に追加

ダイオード１００は、カソードＮ＋層１０１およびＮ−層１０２を有するＳｉ基板を備える。 - 特許庁

A semiconductor substrate 1 is composed of a heavily-doped n-type layer 2 and a lightly-doped n-type layer 3 on it.例文帳に追加

半導体基板１は高濃度ｎ型層２とその上の低濃度ｎ型層３からなる。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second clad layer, a p-type etch stop layer, a p-type second second clad layer, and a p-type contact layer are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second-clad layer, a p-type etch stop layer, a p-type second second-clad layer, and a p-type contact layer, are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

On the surface of the N^- layer 2, a P layer 4, a P^+ layer 5, and a P^- reduced surface field layer 6 are provided selectively and an N^+ stopper layer 7 is provided on the surface of the N^- layer 2 while spaced apart from the P^- reduced surface field layer 6.例文帳に追加

Ｎ^−層２の表面にはＰ層４、Ｐ^＋層５、Ｐ^−リサーフ層６がそれぞれ選択的に設けられ、Ｐ^−リサーフ層６と離間して、Ｎ^−層２の表面にはＮ^＋ストッパ層７が設けられている。 - 特許庁

A cap layer 21 includes: an n-GaN layer 6; an i-AlN layer 8 formed above the n-GaN layer 6; and an n-GaN layer 10 formed above the i-AlN layer 8.例文帳に追加

キャップ層２１に、ｎ−ＧａＮ層６と、ｎ−ＧａＮ層６上方に形成されたｉ−ＡｌＮ層８と、ｉ−ＡｌＮ層８上方に形成されたｎ−ＧａＮ層１０と、が設けられている。 - 特許庁

An n-type clad layer 12, an n-side guide layer 14, an active layer 16, a p-side guide layer 18, a p-type clad layer 20, and a p-type contact layer 22 are sequentially formed on an n-type GaAs substrate 10.例文帳に追加

ｎ型ＧａＡｓ基板１０上に、ｎ型クラッド層１２、ｎ側ガイド層１４、活性層１６、ｐ側ガイド層１８、ｐ型クラッド層２０、及びｐ型コンタクト層２２が順番に形成されている。 - 特許庁

Furthermore, an n^--type epitaxial layer 9 and a p^+-type layer 10 are formed on a part opposite to the bottom of the trench 6 in the p^+-type layer 8 and the n^--type epitaxial layer 7, and an n^+-type layer 11 having higher concentration than the n^--type epitaxial layer 9 is formed above the n^--type epitaxial layer 9.例文帳に追加

さらに、Ｐ^＋型層８およびＮ^−型エピ層７のうちトレンチ６の底面と対向する部分の上にＮ^−型エピ層９とＰ^＋型層１０とを形成し、Ｎ^−型エピ層層９の上部に、Ｎ^−型エピ層９よりも高濃度のＮ^＋型層１１を形成する。 - 特許庁

The p-type well layer 4 and the n-type diffusion layer 20 have nonoverlapping diffusion regions and the n-type buffer layer 7 has a region touching the n-type active layer 3 directly between the p-type well layer 4 and the n-type diffusion layer 20.例文帳に追加

ｐ型ウエル層４とｎ型拡散層２０とは互いの拡散領域が重ならず、ｐ型ウエル層４とｎ型拡散層２０との間で、ｎ型バッファ層７がｎ^- 型活性層３に直接接触する領域を有する。 - 特許庁

An undoped GaN layer 2, an n-type AlGaN drain layer 3, an n-type GaN layer 4, a p-type GaN channel layer 5, and an n-type GaN source layer 6 are formed on a sapphire substrate 1.例文帳に追加

サファイア基板１上にアンドープＧａＮ層２、ｎ型ＡｌＧａＮドレイン層３、ｎ型ＧａＮ層４、ｐ型ＧａＮチャネル層５、ｎ型ＧａＮソース層６が形成されている。 - 特許庁

A p-type anode layer is formed away from the p-type base layer, and an n-type resistance layer and an n-type drain layer are formed between the p-type anode layer and the p-type base layer.例文帳に追加

そのｐ型ベース層とは離れてｐ型アノード層が形成され、ｐ型アノード層とｐ型ベース層間にｎ型の抵抗層とｎ型ドレイン層が形成される。 - 特許庁

The photodiode absorbs one part (for example, approximately two thirds) of laser output and transmits the remainder (approximately one third), and is a PIN photodiode consisting of a p-type contact layer (p layer) 29, a light absorption layer (i layer) 30, and an n-type contact layer (n layer) 31.例文帳に追加

このフォトダイオードは、ｐ型コンタクト層（ｐ層）２９、光吸収層（ｉ層）３０、およびｎ型コンタクト層（ｎ層）３１からなるＰＩＮフォトダイオードである。 - 特許庁

The well layer is provided between the n-side barrier layer and the p-type semiconductor layer.例文帳に追加

井戸層は、ｎ側障壁層とｐ形半導体層との間に設けられる。 - 特許庁

A nitride semiconductor light emitting device is equipped with a P-side optical guide layer, an N-side optical guide layer, and an active layer which are all interposed between a P-side clad layer and an N-side clad layer.例文帳に追加

窒化物半導体発光素子は、ｎ側とｐ側クラッド層の間にｐおよびｎ側光ガイド層と活性層が形成されている。 - 特許庁

In IGBTs, an n buffer layer 23 is formed under an n^- high resistance layer 21, in which a MOS gate structure is formed, and an n^+ buffer layer 31 is formed between the n buffer layer 23 and a p^+ drain layer.例文帳に追加

ＩＧＢＴにおいて、ＭＯＳゲート構造が形成されたｎ^−高抵抗層２１の下にｎバッファ層２３が形成され、このｎバッファ層２３とｐ^＋ドレイン層との相互間にｎ^＋バッファ層３１が形成されている。 - 特許庁

In addition, an n-type diffusion layer 6 is provided on the layer 2, and an n-type diffusion layer 6' is provided in the p-type layer 3'.例文帳に追加

また、ｎ型埋め込み層２の上にはｎ型拡散層６が、ｐ型埋め込み層３´にはｎ型拡散層６´が設けられている。 - 特許庁

The n+ stopper layer 4 stops the extension of a depletion layer extended from the side of the p+ anode layer 3 to an n- drift layer 1 by an applied voltage.例文帳に追加

このｎ^+ ストッパ層４は、印加電圧でｐ^+ アノード層３側からｎ^- ドリフト層１へ広がる空乏層の伸びを停止させる。 - 特許庁

The metal layer 202 is disposed in contact with the n-type semiconductor layer 201.例文帳に追加

金属層２０２はｎ型半導体層２０１に接している。 - 特許庁

The photonic crystal layer 7 is stacked on the n-type buffer layer 3 and the n-type guide layer 5, and is independent of the quantum cascade active layer 4.例文帳に追加

フォトニック結晶層７は、ｎ型バッファ層３およびｎ型ガイド層５と積層され、量子カスケード活性層４と独立している。 - 特許庁

In upper layer of the P-type layer 14, photoelectric conversion portions 24 including an N type layer 20 and an N type layer 22 are formed in an island shape.例文帳に追加

Ｐ−型層１４の上層には、Ｎ型層２０とＮ型層２２を含む光電変換部２４が島状に形成されている。 - 特許庁

A first doped layer 6 of n-GaAs, a side-etching prevention layer 7 of Al0.22Ga0.78As, and a second doped layer 8 of n-GaAs, are sequentially grown on a layer 5 of n-Al0.22Ga0.78As.例文帳に追加

ｎ−Ａｌ_0.22Ｇａ_0.78Ａｓ層５上にｎ−ＧａＡｓ第１ドープ層６、Ａｌ_0.22Ｇａ_0.78Ａｓサイドエッチング防止層７およびｎ−ＧａＡｓ第２ドープ層８が順に積層される。 - 特許庁

An N++ layer 24 is formed in the adjoining surface S3 opposing the P layer 22, and an N+ layer 25 is formed in contact with the N++ layer 24 and the surface S3.例文帳に追加

Ｐ層２２に対向する付近の表面Ｓ３内にＮ^++層２４が形成されており、当該Ｎ^++層２４及び表面Ｓ３に接してＮ^+層２５が形成されている。 - 特許庁