「n layer」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

This gate turnoff thyristor includes: an n-type first emitter layer; a p-type first base layer; an n-type second base layer; and a p-type second emitter layer in this order.例文帳に追加

ｎ型の第１のエミッタ層、ｐ型の第１のベース層、ｎ型の第２のベース層、ｐ型の第２のエミッタ層をこの順に備える。 - 特許庁

An N^+ layer 15 is formed by activating the arsenic ion implantation layer 14, and an N^+ layer 17 is also formed by diffusing phosphorus (P) from the phosphorus-doped polycrystalline silicon film by heat treatment in the N^+ source layer 9 and N^+ drain layer 10.例文帳に追加

そして、熱処理により、Ｎ^＋ソース層９及びＮ^＋ドレイン層１０内に砒素イオン注入層１４を活性化したＮ^＋層１５、リンドープ多結晶シリコン膜からリン（Ｐ）が拡散したＮ^＋層１７が形成される。 - 特許庁

A compound semiconductor device 100 is equipped with an N+-GaAs drain layer 12, an N+-GaAs buffer layer 14, an N-GaAs channel layer 16, a P+-InGaP gate layer 28, an N+-InGaP source layer 30, a drain electrode 22, a gate electrode 24, and a source electrode 26.例文帳に追加

本発明において、化合物半導体素子１００が、ｎ^+GaAsドレイン層１２、ｎ^+GaAsバッファ層１４、ｎ^-GaAsチャネル層１６、ｐ^+InGaPゲート層２８、ｎ^+InGaPソース層３０、ドレイン電極２２、ゲート電極２４およびソース電極２６を備える。 - 特許庁

On the n-type SiC 11, there are sequentially laminated an n-type nitride semiconductor layer 12, an n-type AlGaN layer 13, an InGaN layer 14, a p-type AlGaN layer 15, and a p-type GaN layer 16.例文帳に追加

このｎ型ＳｉＣ１１上に、ｎ型窒化物半導体層１２、ｎ型ＡｌＧａＮ層１３、ＩｎＧａＮ層１４、ｐ型ＡｌＧａＮ層１５とｐ型ＧａＮ層１６を順次積層する。 - 特許庁

The n-type DBR layer 12 is formed by alternately laminating an n-type InP layer 12a (first semiconductor layer) with low refractive index and an n-type InGaAs layer 12b (semiconductor layer) with high refractive index.例文帳に追加

ｎ型ＤＢＲ層１２は、屈折率が低いｎ型ＩｎＰ層１２ａ（第１半導体層）と屈折率が高いｎ型ＩｎＧａＡｓ層１２ｂ（第２半導体層）を交互に積層したものである。 - 特許庁

An n-type InGaAs optical absorption layer 12 and an n-type InP layer 13 (a first conductive type semiconductor layer) which works as a window layer and a doubling layer are sequentially laminated on an n-type InP substrate 11.例文帳に追加

ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＧａＡｓ光吸収層１２と、窓層及び倍増層であるｎ型ＩｎＰ層１３（第１導電型半導体層）とが順番に積層されている。 - 特許庁

The N type collector layer 10 is composed of an N type collector layer 5 to be relatively hardly depleted, which is partially formed on the N+ type collector contact layer 6, and an N type collector layer 4 to be relatively easily depleted, which is formed entirely on the N type collector layer 5.例文帳に追加

Ｎ型コレクタ層１０は、Ｎ＋型コレクタコンタクト層６上に部分的に形成された比較的に空乏化しにくいＮ型コレクタ層５と、Ｎ型コレクタ層５上に全面的に形成された比較的に空乏化しやすいＮ型コレクタ層４とからなる。 - 特許庁

The method comprises forming an n^--type layer for forming a channel layer 6 in trenches 5, forming an n^+-type layer containing an n^--type impurity at a high concentration on the n^--type layer, and thermo-oxidating the n^+-type layer to form an oxide film 8 forming a gate oxide film.例文帳に追加

トレンチ５内にチャネル層６を構成するためのＮ−型層を形成したのち、このＮ−型層の上にＮ型不純物を高度度で含むＮ＋型層を成膜し、このＮ＋型層を熱酸化することでゲート酸化膜を構成する酸化膜８を形成する。 - 特許庁

The semiconductor layer 20 is composed by laminating a buffer layer 21, a GaN layer 22, an n-type contact layer 23, an n-type cladding layer 24, an active layer 25, a p-type cladding layer 26, and a p-type contact layer 27 in this order.例文帳に追加

半導体層２０は、バッファ層２１、ＧａＮ層２２、ｎ型コンタクト層２３、ｎ型クラッド層２４、活性層２５、ｐ型クラッド層２６およびｐ型コンタクト層２７をこの順に積層して構成される。 - 特許庁

An n-type barrier layer 12 having a depth of 10 μm or more is provided between an n-type base layer 10 and a p-type base layer 22.例文帳に追加

ｎ型ベース層１０とｐ型ベース層２２との間に、１０μｍ以上の深さを有するｎ型バリア層１２を挿設する。 - 特許庁

A source layer functioning as an emitter consists of a 1st emitter n^+-type source layer 5 and a 2nd emitter n^+-type source layer 6.例文帳に追加

エミッタとして機能するソース層を、１ｓｔエミッタＮ^＋型ソース層５および２ｎｄエミッタＮ^＋型ソース層６で構成する。 - 特許庁

On an n-epitaxial layer 1, p field relaxation layer and p-well layer 2 and 3, and n-well layers 4 and 5 are formed simultaneously.例文帳に追加

ｎエピタキシャル層１にｐ電界緩和層２とｐウェル層３、ｎウェル層４とｎウェル層５をそれぞれ同時に形成する。 - 特許庁

An N^+-type diffusion layer 8 is formed in the N^--type semiconductor layer 2 adjacent to the P^--type diffusion layer 5.例文帳に追加

Ｐ−型の拡散層５に隣接したＮ−型の半導体層２の表面にはＮ＋型の拡散層８が形成されている。 - 特許庁

On the n^+ GaAs layer 3, an n^- GaAs layer 4 having an implanted low concentration n-type impurity is partially formed.例文帳に追加

ｎ＋ＧａＡｓ層３上には、低濃度のｎ型不純物が注入されたｎ−ＧａＡｓ層４が部分的に形成されている。 - 特許庁

The semiconductor substrate 1 in which an n^- type drift layer 6 and an n^+ type semiconductor layer 7 are sequentially formed on an n^+ type substrate 5 is prepared.例文帳に追加

Ｎ^+型基板５の上に順にＮ^-型ドリフト層６、Ｎ^+型半導体層７が形成された半導体基板１を用意する。 - 特許庁

The piezoelectric field in a well layer W3 is directed toward the p layer from the n layer, and the piezoelectric field in the gallium nitride semiconductor layer P is directed toward the n layer from the p layer.例文帳に追加

井戸層Ｗ３におけるピエゾ電界の向きはｎ層からｐ層への方向であり、窒化ガリウム系半導体層Ｐにおけるピエゾ電界の向きはｐ層からｎ層への方向である。 - 特許庁

A light emitting diode includes a substrate 32, an n type dope layer 34 disposed on the substrate, multiple cathodes 401, 402 disposed between the n type dope layer and the substrate, an active layer 36 disposed on the n type dope layer, a p type dope layer 38 disposed on the active layer, and multiple anodes 421, 422 disposed on the p type dope layer.例文帳に追加

発光ダイオードは、基板３２、該基板上に配置されたn型ドープ層３４、該n型ドープ層と該基板との間に配置された複数の陰極４０１，４０２、n型ドープ層上に配置された活性層３６、該活性層上に配置されたp型ドープ層３８、及び該p型ドープ層上に配置された複数の陽極４２１，４２２を含む。 - 特許庁

A sub-collector layer 9, an n-GaAs collector layer 3, a p-GaAs base layer 4, an n-InGaP or n-AlGaAs emitter layer 5, an n-GaAs emitter cap layer 6, an n-InGaAs graded emitter cap layer 7 and an n-InGaAs emitter cap layer 8 are sequentially formed on a GaAs substrate 1 to constitute a hetero-junction bipolar transistor.例文帳に追加

ＧａＡｓ基板１上に、サブコレクタ層９、ｎ−ＧａＡｓコレクタ層３、ｐ−ＧａＡｓベース層４、ｎ−ＩｎＧａＰ又はｎ−ＡｌＧａＡｓエミッタ層５、ｎ−ＧａＡｓエミッタキャップ層６、ｎ−ＩｎＧａＡｓグレーデッドエミッタキャップ層７、及びｎ−ＩｎＧａＡｓエミッタキャップ層８が順次形成してヘテロ接合バイポーラトランジスタを構成する。 - 特許庁

The first light-emitting layer includes a first barrier layer, a first well layer provided between the n-type semiconductor layer and the first barrier layer, a first n-side intermediate layer provided between the first well layer and the first barrier layer, and a first p-side intermediate layer provided between the first n-side intermediate layer and the first barrier layer.例文帳に追加

第１発光層は、第１障壁層と、ｎ形半導体層と第１障壁層との間に設けられた第１井戸層と、第１井戸層と第１障壁層との間に設けられた第１ｎ側中間層と、第１ｎ側中間層と第１障壁層との間に設けられた第１ｐ側中間層と、を含む。 - 特許庁

After a trench 7 reaching the N^--type drift layer 2 through the N^+-type layer 5 and the P^+-type layer 3 is formed, an N^--type channel layer 8 is formed on the internal surface of the trench 7 using an epitaxial growth.例文帳に追加

そして、Ｎ^+型層５およびＰ^+型層３を貫通してＮー型ドリフト層２に達するトレンチ７を形成し、トレンチ７の内壁面にＮ^-型チャネル層８をエピタキシャル成長させる。 - 特許庁

An n-type hole barrier layer NHB in concentration higher than impurity concentration of n^--type base layer NB is provided between the n^--type base layer NB and a p-type channel forming layer PCH.例文帳に追加

そして、ｎ^−型ベース層ＮＢとｐ型チャネル形成層ＰＣＨの間に、ｎ^−型ベース層ＮＢの不純物濃度よりも高濃度のｎ型ホールバリア層ＮＨＢを設ける。 - 特許庁

The layer structure LS includes an antireflection film 2, an n-type (first conduction type) high concentration carrier layer 3, an n-type optical absorption layer 5 and an n-type cap layer 7, which are sequentially laminated.例文帳に追加

層構造体ＬＳは、順次積層された、反射防止膜２、ｎ型（第一導電型）の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を含む。 - 特許庁

In the case of transferring the object from the layer N to the layer M, the layer N intrinsic part 6 is detached from the layer N object 4 and the common part 31 is transferred as the object for the transfer.例文帳に追加

層Ｎから層Ｍにオブジェクトが転送される場合、層Ｎオブジェクト４から層Ｎ固有部６が取り外され、共通部３１が転送用オブジェクトとして転送される。 - 特許庁

An AlN layer 3, a GaN layer 4, an i-AlGaN layer 5, an n-AlGaN layer 6, and an n-GaN layer 7 are formed on a substrate 1 on which a through-hole 2 is formed.例文帳に追加

貫通穴２が形成された基板１上にＡｌＮ層３、ＧａＮ層４、ｉ−ＡｌＧａＮ層５、ｎ−ＡｌＧａＮ層６及びｎ−ＧａＮ層７を形成する。 - 特許庁

A p-type InP clad layer 4 with Mg doped, an InGaAsP light confinement layer 5, an InGaAsP MQW active layer 6, an n-type InGaAsP light confinement layer 7, and an n-type InP clad layer 8, are sequentially stacked thereon.例文帳に追加

その上に、Mgをドープしたｐ型InPクラッド層４、InGaAsP光閉込層５、InGaAsP MQW活性層６、ｎ型InGaAsP光閉込層７、ｎ型InPクラッド層８を順次積層した構造とする。 - 特許庁

A reflection layer 25, a p-type first layer 24, an n-type second layer 23, a p-type third layer 22 and an n-type fourth layer 21 are successively formed on a p-type substrate 51.例文帳に追加

ｐ型基板５１上に、反射層２５、ｐ型の第１層２４、ｎ型の第２層２３、ｐ型の第３層２２、ｎ型の第４層２１が順次形成されている。 - 特許庁

The end of the n-well layer 26 at the drain layer 11 side is positioned near the end of the (p+l)-layer 13 at the drain layer 11 side, and is spaced from an N-well layer 10.例文帳に追加

Ｎウェル層２６のドレイン層１１側の端部は、Ｐ＋Ｌ層１３のドレイン層１１側の端部の近傍に位置し、Ｎウェル層１０とは離間させる。 - 特許庁

Since a gate electrode is composed of a P-type semiconductor layer and an N-type semiconductor layer, a depletion layer 13 occurs at the junction surface between the P-type semiconductor layer and the N-type semiconductor layer.例文帳に追加

ゲート電極はＰ型半導体層及びＮ型半導体層からなるので、Ｐ型半導体層とＮ型半導体層との接合面に、空乏層１３が生じる。 - 特許庁

The embedding layer 20 includes a low carrier concentration p type InP layer 26 (p type semiconductor layer) and an n type InP layer 24 (n type semiconductor layer) constituting pn junction 30.例文帳に追加

埋込層２０は、ｐｎ接合３０を構成する低キャリア濃度ｐ型ＩｎＰ層２６（ｐ型半導体層）とｎ型ＩｎＰ層２４（ｎ型半導体層）を有する。 - 特許庁

The photonic crystalline layer 13 is formed between the n-type cladding layer 12 and the p-type cladding layer 16 or in the n-type cladding layer 12 or the p-type cladding layer 16.例文帳に追加

フォトニック結晶層１３は、ｎ型クラッド層１２とｐ型クラッド層１６との間、ｎ型クラッド層１２中、またはｐ型クラッド層１６中のいずれかに形成される。 - 特許庁

An n type ZnO layer (low resistance layer) 140- a ZnO layer (piezoelectric conductive film) 150- an n type ZnO layer (low resistance layer) 160 is formed as a piezoelectric element (c, d).例文帳に追加

ｎ型ＺｎＯ層（低抵抗層）１４０−ＺｎＯ層（圧電導膜）１５０−ｎ型ＺｎＯ層（低抵抗層）１６０を圧電素子として形成する（ｃ，ｄ）。 - 特許庁

In the P-type well 23, a second N-type impurity diffusion layer 42 is formed so as to protrude from the N^+-type source layer 26 to the first N-type impurity diffusion layer 41 side, while overlapping the N^+-type source layer 26.例文帳に追加

Ｐ型ウエル２３内には、Ｎ^＋型ソース層２６と重なり、かつＮ^＋型ソース層２６から第１Ｎ型不純物拡散層４１側にはみ出すように、第２Ｎ型不純物拡散層４２が形成されている。 - 特許庁

An n-type first clad layer 12A has higher n-type carrier density than an n-type second clad layer 12B, and is also made thicker than the n-type second clad layer 12B to thereby secure the carrier conductivity of the whole n-type clad layer 12.例文帳に追加

ｎ型第１クラッド層１２Ａにおいて、ｎ型キャリア密度をｎ型第２クラッド層１２Ｂよりも高くし、かつ層厚をｎ型第２クラッド層１２Ｂよりも厚くすることにより、ｎ型クラッド層１２全体のキャリア伝導性を確保する。 - 特許庁

A positive hole reflecting layer may also be provided at any of n, n-, i, and p- types.例文帳に追加

なお正孔反射層はｎ、ｎ^-、ｉ、ｐ^-形のいずれにも設けることができる。 - 特許庁

The n-type III-V group compound semiconductor layer 20 contains tellurium as an n-type dopant.例文帳に追加

ｎ型III−Ｖ族化合物半導体層２０は、ｎ型ドーパントとしてテルルを含む。 - 特許庁

An n-embedding layer 24 contacts the bottom surface of the n-type impurity region 121.例文帳に追加

ｎ埋め込み層２４はｎ型不純物領域１２１の底面に接している。 - 特許庁

An n-type epitaxial growth layer 2 is formed on an n^+-type silicon substrate 1.例文帳に追加

Ｎ^+型シリコン基板１上にＮ型エピタキシャル成長層２が形成されている。 - 特許庁

Each superconducting wire rod layer is formed by winding around a thin-film wire rod 120 at a winding radius of R_(n)(m) and a winding pitch of P_(n)(m).例文帳に追加

各超電導線材層は、薄膜線材120を巻き付け半径R_(n)(m)、巻き付けピッチP_(n)(m)で巻回することで形成されている。 - 特許庁

The group III nitride semiconductor light emitting element includes a crack preventive layer 15 made of an n-type GaN having a lower dopant concentration than an n-type contact layer 4A between the n-type contact layer 4A made of the n-type GaN of the element obtained by laminating a group III nitride semiconductor and an n-type clad layer 5A made of an n type AlGaN.例文帳に追加

３族窒化物半導体を積層してなる発光素子のｎ型ＧａＮからなるｎ型コンタクト層４Ａとｎ型ＡｌＧａＮからなるｎ型クラッド層５Ａとの間に、ｎ型コンタクト層４Ａよりもドーパント濃度が低いｎ型ＧａＮからなるクラック防止層１５を設ける。 - 特許庁

A semiconductor laser element is constituted with an n-type contact layer 3, an n-type clad layer 4, an MQW active layer 5, and a p-type first clad layer 6a formed successively on a sapphire substrate 2.例文帳に追加

サファイア基板２上にｎ−コンタクト層３、ｎ−クラッド層４、ＭＱＷ活性層５およびｐ−第１クラッド層６ａが順に形成される。 - 特許庁

The semiconductor light emitting element also includes an n-type clad layer 13 on the light emission layer 12 and an ohmic contact layer 14 on the n-type clad layer 13, and hence has a double-hetero structure.例文帳に追加

発光層１２の上にｎ型クラッド層１３と、ｎ型クラッド層１３上にオーミックコンタクト層１４を備え、ダブルヘテロ構造を構成している。 - 特許庁

Moreover, a trench 13 is formed in a portion pinched by a p-type base layer 4 and an n-type buffer layer 7 of the surface layer of the n-type drift layer 3.例文帳に追加

また、ｎ型ドリフト層３の表面層のｐ型ベース層４およびｎ型バッファ層７に挟まれた部分にトレンチ１３が設けられている。 - 特許庁

An n-th wiring layer 12 is made on the interlayer film layer 24.例文帳に追加

層間膜層２４の上層に第Ｎ層の配線層１２を形成する。 - 特許庁

The photoelectric conversion portions 24 include an N type layer 20 formed on the deep side of the P well layer 18 and an N type layer 22 formed on the shallow side of the P well layer 18.例文帳に追加

光電変換部２４は、Ｐウェル層１８の深い側に形成されたＮ型層２０と、浅い側に形成されたＮ型層２２とを含んでいる。 - 特許庁

A P^+ diffusion layer 9 forms a source/drain along with the N^+ diffusion layer 8.例文帳に追加

Ｐ^+拡散層９は、Ｎ^+拡散層８とともにソース／ドレインを形成する。 - 特許庁