「n type semiconductor」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The n-type semiconductor is created by mixing group IIIb elements with iron sulfide.例文帳に追加

硫化鉄にIIIｂ族元素を混ぜることにより、ｎ型半導体を作製する。 - 特許庁

An n well 3 is formed on one of principal planes of a p-type semiconductor substrate 1.例文帳に追加

Ｐ型半導体基板１の一方主面にＮウエル３を形成する。 - 特許庁

The first n-type semiconductor layer 13 is formed on a substrate 11.例文帳に追加

第１のｎ型半導体層１３は基板１１上に設けられている。 - 特許庁

The metal layer 202 is disposed in contact with the n-type semiconductor layer 201.例文帳に追加

金属層２０２はｎ型半導体層２０１に接している。 - 特許庁

The wide-band gap semiconductor is formed of n-type 3C-SiC or GaN.例文帳に追加

ワイドバンドギャップ半導体は、ｎ型３Ｃ−ＳｉＣ又はＧａＮである。 - 特許庁

As a result, Bi_4Ti_3O_12 to which Nb has been added becomes an n-type semiconductor.例文帳に追加

従って、Ｎｂが添加されたＢｉ_4Ｔｉ_3Ｏ_12は、ｎ形の半導体となる。 - 特許庁

The first n-type semiconductor region 32_a is covered by the electricity-conducting plate 33_a.例文帳に追加

電導板３３_aによって第１のｎ型半導体領域３２_aを覆う。 - 特許庁

A first P+ layer 102 is formed on the first face of an N-type semiconductor layer 101.例文帳に追加

Ｎ形半導体層１０１の第１の面にＰ^+層１０２を形成する。 - 特許庁

The n-type semiconductor layer 14 has a thickness of 10-40 nm.例文帳に追加

そして、ｎ形半導体層１４の厚さが１０ｎｍないし４０ｎｍである。 - 特許庁

The N-type semiconductor region 119 contains arsenic as a main impurity.例文帳に追加

Ｎ型半導体領域１１９は主たる不純物としてヒ素を含む。 - 特許庁

A main electrode 26 connected to the n^+ type semiconductor region 18 is formed.例文帳に追加

ｎ^＋型半導体領域１８に接続された主電極２６を形成する。 - 特許庁

To provide novel technique for obtaining an n-type ZnO-based semiconductor layer.例文帳に追加

ｎ型ＺｎＯ系半導体層を得るための新規な技術を提供する。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and the p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

Further, the semiconductor device 100 has an n-type impurity region 121.例文帳に追加

さらに、半導体装置１００は、ｎ型不純物領域１２１を備える。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

The solar cell is configured by laminating a p-type semiconductor layer and an n-type semiconductor layer on the surface of a glass substrate; a plurality of concave and convex parts are formed on the surface of the glass substrate to increase a surface area; and the p-type semiconductor layer and the n-type semiconductor layer are laminated on the surface of the glass substrate.例文帳に追加

ガラス基板の表面にP型半導体層およびN型半導体層を積層して構成した太陽電池であって、ガラス基板の表面には複数の凹凸が形成され表面積が増大されており、このガラス基板の表面にP型半導体層およびN型半導体層が積層されている。 - 特許庁

The semiconductor apparatus comprises an N-type material 102 which cools a silicon semiconductor 101 using the current flowing through the silicon semiconductor 101.例文帳に追加

シリコン半導１０１に流れる電流を用いてシリコン半導体１０１を冷却するN型材料１０２を備える。 - 特許庁

The semiconductor device comprises a p-type well PWL1 disposing an n-type MIS Qn_1 surrounded by an n-type well NWL5, and a p-type MIS Qp1 provided on the same semiconductor substrate adjacent to the n-type well NWL5 electrically isolated from an n-type well NWL1 disposed with the p-type MIS Qp_1.例文帳に追加

半導体基板１Ｓにおいて、ｎＭＩＳＱｎ１が配置されたｐ型ウエルＰＷＬ１をｎ型ウエルＮＷＬ５で取り囲み、これに隣接するように同一の半導体基板１Ｓに設けられたｐＭＩＳＱｐ１が配置されたｎ型ウエルＮＷＬ１から電気的に分離した。 - 特許庁

A semiconductor apparatus includes: an n+ type semiconductor substrate 1; an n- type drift region 2 formed on the upper surface of the n+ type semiconductor substrate 1; an anode electrode 3 formed on the upper surface of the n- type drift region 2 and forming a Schottky junction A with the n- type drift region 2; and a cathode electrode 4 electrically connected to the n+ type semiconductor substrate 1.例文帳に追加

半導体装置は、ｎ＋型半導体基板１と、ｎ＋型半導体基板１の上面上に設けられたｎ−型ドリフト領域２と、ｎ−型ドリフト領域２の上面上に設けられ、ｎ−型ドリフト領域２とショットキー接合Ａを形成するアノード電極３と、ｎ＋型半導体基板１に電気的に接続されたカソード電極４とを備える。 - 特許庁

To accurately form an n-type high-concentration impurity region doped with only n-type impurities and an n-type low-concentration impurity region doped with n-type impurities and p-type impurities, by self-alignment when forming the n-type high-concentration impurity region and the p-type low-concentration impurity region on a semiconductor substrate adjacently to each other.例文帳に追加

半導体基板にｎ型不純物のみを導入したｎ型高濃度不純物領域と型不純物とｐ型不純物とを導入したｎ型低濃度不純物領域と隣接して形成する際、セルフアライメントにより高精度に形成する。 - 特許庁

An n-type semiconductor region 12 and a p-type semiconductor region 13 are provided on a semi-insulating GaAs substrate 11 and an n-type ohmic electrode 14 is provided on the n-type semiconductor region 12, while a p-type ohmic electrode 15 is provided on the p-type semiconductor region 13.例文帳に追加

半絶縁性ＧａＡｓ基板１１上にｎ型半導体領域１２とｐ型半導体領域１３を設け、ｎ型半導体領域１２上にｎ型オーミック電極１４を設け、ｐ型半導体領域１３上にｐ型オーミック電極１５を設けている。 - 特許庁

A p-type semiconductor substrate 11 is prepared, and an n-type semiconductor layer 12 is formed in face to face with the p-type semiconductor substrate 11.例文帳に追加

ｐ型半導体基板１１を準備し、このｐ型半導体基板１１と対向するようにしてｎ型半導体層１２を形成する。 - 特許庁

An i-type noncrystalline semiconductor film 4 and an n-type noncrystalline semiconductor film 5 are successively formed on the p-type noncrystalline semiconductor film 3 (c).例文帳に追加

ｐ型非晶質半導体膜３上にｉ型非晶質半導体膜４及びｎ型非晶質半導体膜５を順次形成する（ｃ）。 - 特許庁

A light-emitting element 100 comprises: an n-type GaN semiconductor substrate 113; a plurality of n-type GaN rod-shaped semiconductors 121 formed apart from one another in an upright state on the n-type GaN semiconductor substrate 113; and a p-type GaN semiconductor layer 123 covering the n-type GaN rod-shaped semiconductors 121.例文帳に追加

この発光素子１００は、ｎ型ＧａＮ半導体基部１１３と、ｎ型ＧａＮ半導体基部１１３上に立設状態で互いに間隔を隔てて形成された複数のｎ型ＧａＮ棒状半導体１２１と、ｎ型ＧａＮ棒状半導体１２１を覆うｐ型ＧａＮ半導体層１２３とを備えた。 - 特許庁

A light-emitting device 100 comprises: an n-type GaN semiconductor base 113; a plurality of n-type GaN rod-shaped semiconductors 121 formed spaced apart from one another on the n-type GaN semiconductor base 113 in an upright position; and a p-type GaN semiconductor layer 123 covering the n-type GaN rod-shaped semiconductors 121.例文帳に追加

この発光素子１００は、ｎ型ＧａＮ半導体基部１１３と、ｎ型ＧａＮ半導体基部１１３上に立設状態で互いに間隔を隔てて形成された複数のｎ型ＧａＮ棒状半導体１２１と、ｎ型ＧａＮ棒状半導体１２１を覆うｐ型ＧａＮ半導体層１２３とを備えた。 - 特許庁

The p-type semiconductor and the n-type semiconductor each have a semiconductor material and a dopant attached to a surface of the semiconductor material.例文帳に追加

ｐ型半導体及びｎ型半導体は、それぞれ、半導体材料と、半導体材料の表面に付着したドーパントと、を有する。 - 特許庁

The semiconductor structure comprises an n-type semiconductor layer, a semiconductor active layer, and a p-type semiconductor layer.例文帳に追加

その内、半導体構造はｎ型半導体層、半導体活性層及びｐ型半導体層で構成される。 - 特許庁

The complementary semiconductor device is provided with a semiconductor substrate, a p-type semiconductor device, and an n-type semiconductor device.例文帳に追加

第一の発明の半導体装置は、相補型であり、半導体基板、ｐ型半導体装置およびｎ型半導体装置を具備する。 - 特許庁

To provide a method for producing a semiconductor device having a semiconductor layer efficiently including a p-type semiconductor and an n-type semiconductor.例文帳に追加

効率よくｐ型半導体とｎ型半導体とを含む半導体層を備える半導体デバイスを製造する方法を提供する。 - 特許庁

A semiconductor layer 150 consists of an N-type semiconductor layer 151, an intrinsic semiconductor layer 152 and a P-type semiconductor layer 153.例文帳に追加

上記光起電力素子の半導体層中に、下記Ａ及びＢに示される少なくとも一つの緩衝層を設ける。 - 特許庁

A semiconductor device 100 has a substrate 110, an n-type semiconductor layer 130, a semiconductor light emitting layer 140 and a p-type semiconductor layer 150 in this order.例文帳に追加

半導体素子１００は、基板１１０、ｎ型半導体層１３０、半導体発光層１４０、及びｐ型半導体層１５０を、この順に備える。 - 特許庁

The semiconductor device includes an n+ type semiconductor substrate 1 where an MOSFET region 10 and an SBD region 20 are arranged, and an n type epitaxial layer 2 provided on the n+ type semiconductor substrate 1.例文帳に追加

半導体装置は、ＭＯＳＦＥＴ領域１０とＳＢＤ領域２０とが配置されているｎ＋型半導体基板１と、ｎ＋型半導体基板１上に設けられたｎ型エピタキシャル層２とを備える。 - 特許庁

The light emitting device is provided with a substrate 21, a junction structure comprising an n-type semiconductor layer 22 and a p-type semiconductor layer 23 which are formed on a front surface of the substrate 21, and an n electrode 24 formed on the n-type semiconductor layer 22.例文帳に追加

基板２１と、基板２１の上表面に形成されるｎ型半導体層２２とＰ型半導体層２３の接合体構造と、ｎ型半導体層２２に形成されるｎ電極２４とを備える。 - 特許庁

A plurality of first metal layers 34 are formed on the surface of the second N-type semiconductor layer 32 opposite to its other surface that is brought into contact with the first N-type semiconductor layer 30, coming into contact with the N-type semiconductor layer 32 at certain intervals.例文帳に追加

第２の半導体層32における第１の半導体層30と反対側の表面で、第２の半導体層32と接触するように、間隔をあけて複数の第１金属層34が形成されている。 - 特許庁

The photoelectric converting film has a p-type semiconductor layer and an n-type semiconductor layer, and at least one of the p-type semiconductor layer and n-type semiconductor layer contains an acene-based compound having a substituent.例文帳に追加

ｐ型半導体層とｎ型半導体層を有し、該ｐ型半導体層およびｎ型半導体層の少なくともいずれかが置換基を有するアセン系化合物を含む光電変換膜。 - 特許庁

A photo diode is formed between the plugs 11a and 11b by the n^+-type semiconductor region 4, the n^--type semiconductor region 2, the p-type semiconductor substrate 1, and the p^+-type semiconductor region 5.例文帳に追加

ｎ^＋型半導体領域４、ｎ^−型半導体領域２、ｐ型の半導体基板１およびｐ^＋型半導体領域５により、プラグ部１１ａ，１１ｂ間にフォトダイオードが形成される。 - 特許庁

The semiconductor device includes a photodiode having a p-type semiconductor layer 11, an n-type semiconductor layer 12, and an n-type cathode region 15 in this sequence on a p-type semiconductor substrate 10.例文帳に追加

ｐ型半導体基板１０上に、ｐ型半導体層１１、ｎ型半導体層１２およびｎ型カソード領域１５をこの順に有するフォトダイオードを備える。 - 特許庁

The mesa type semiconductor element 1 comprises an n^+-type semiconductor layer 3, an n^--type semiconductor layer 4, and a p-type semiconductor layer 5, which are formed in a silicon substrate 2, and is formed with a mesa recess 6 on the side face.例文帳に追加

メサ型半導体素子１は、シリコンからなる基板２に形成されたｎ^＋型半導体層３と、ｎ^−型半導体層４と、ｐ型半導体層５とを備えるとともに、側面にはメサ溝６が形成されている。 - 特許庁

The light-emitting thyristor 20 includes a first N-type semiconductor layer 42, a first P-type semiconductor layer 43, a second N-type semiconductor layer 44 and a second P-type semiconductor layer 45.例文帳に追加

発光サイリスタ２０は、第１のＮ型半導体層４２と、第１のＰ型半導体層４３と、第２のＮ型半導体層４４と、第２のＰ型半導体層４５とを含んで構成される。 - 特許庁

An n^+-type semiconductor region 12d is formed on the surface side of a p^--type well layer 12c of a semiconductor substrate 12, and a photodiode is constituted of this n^+-type semiconductor and the p^--type semiconductor.例文帳に追加

半導体基板１２のＰ−型ウエル層１２ｃの表面側には、Ｎ＋型半導体領域１２ｄが形成されており、このＮ＋型半導体とＰ−型半導体とでフォトダイオードが構成される。 - 特許庁

Since a gate electrode is composed of a P-type semiconductor layer and an N-type semiconductor layer, a depletion layer 13 occurs at the junction surface between the P-type semiconductor layer and the N-type semiconductor layer.例文帳に追加

ゲート電極はＰ型半導体層及びＮ型半導体層からなるので、Ｐ型半導体層とＮ型半導体層との接合面に、空乏層１３が生じる。 - 特許庁

A high-concentration n-type single crystal semiconductor layer 8, an n-type single crystal semiconductor layer 4, a p-type single crystal semiconductor substrate 1 and a high-concentration p-type single crystal semiconductor layer 10 are function as a photoelectric conversion layer.例文帳に追加

高濃度ｎ型の単結晶半導体層８、ｎ型の単結晶半導体層４、ｐ型の単結晶半導体基板１、高濃度ｐ型の単結晶半導体層１０は、光電変換層として機能する。 - 特許庁

While a flat band voltage for flattening both energy bands is applied between the n-type semiconductor layer and p-type semiconductor, the forbidden band of the n-type semiconductor layer and forbidden band of the p-type semiconductor layer are partially overlapped.例文帳に追加

ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。 - 特許庁

A p^+-type semiconductor region 7 is provided in the n^--type semiconductor region 3, and a pn junction is formed between the n^--type semiconductor region 3 and p^+-type semiconductor region 7.例文帳に追加

ｎ^−型半導体領域３には、ｐ^＋型半導体領域７が設けられており、ｎ^−型半導体領域３とｐ^＋型半導体領域７との間にはｐｎ接合が形成されている。 - 特許庁

The light absorption region is formed so as to be sandwiched between a p-type semiconductor and an n-type semiconductor, and has a conductor for mutually connecting the p-type semiconductor and the n-type semiconductor.例文帳に追加

前記光吸収領域は、ｐ型半導体とｎ型半導体で挟まれてなり、前記ｐ型半導体と前記ｎ型半導体とを共通に接続する導体を有する構成とすることができる。 - 特許庁