「n type semiconductor」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The i-type semiconductor region 23 is attached between the n-type semiconductor region 21 and the p-type semiconductor region 22, and a bandgap of the i-type semiconductor region 23 is smaller than that of each of the n-type semiconductor region 21 and the p-type semiconductor region 22.例文帳に追加

ｉ型半導体領域２３はｎ型半導体領域２１とｐ型半導体領域２２との間に設けられており、ｉ型半導体領域２３のバンドギャップは、ｎ型半導体領域２１のバンドギャップ及びｐ型半導体領域２２のバンドギャップより小さい。 - 特許庁

An n+-type semiconductor region 15 of a second MISFET 14 is formed through ion-injecting n-type impurity into a p-type well 3.例文帳に追加

ｐ型ウエル３にｎ型不純物をイオン注入して第２ＭＩＳＦＥＴ１４のｎ^+型半導体領域１５を形成する。 - 特許庁

An n^+-type diffusion layer 5 which reaches the n^+-type semiconductor layer 2 is formed at the part of the p-type epitaxial layer 3 around the embedded electrode 4.例文帳に追加

埋め込み電極４の周囲のｐ型エピタキシャル層３の部位に、ｎ^＋半導体層２に達するｎ^＋拡散層５が形成されている。 - 特許庁

An N^+-type diffusion layer 8 is formed in the N^--type semiconductor layer 2 adjacent to the P^--type diffusion layer 5.例文帳に追加

Ｐ−型の拡散層５に隣接したＮ−型の半導体層２の表面にはＮ＋型の拡散層８が形成されている。 - 特許庁

In an n-type semiconductor substrate 2, p-type regions 3a and 3b and n-type regions 4a and 4b are formed.例文帳に追加

Ｎ型半導体基板２には、Ｐ型領域３ａ，３ｂおよび、Ｎ型領域４ａ，４ｂが設けられている。 - 特許庁

The photoelectric conversion layer comprises an N-type and a P-type photoelectric conversion layers 14 and 16, which are arranged in order from the N-type semiconductor substrate side.例文帳に追加

光電変換層はｎ型半導体基板側から順次に設けられたｎ型及びｐ型光電変換層１４及び１６から成る。 - 特許庁

A trench 6 is formed in the cell of a semiconductor substrate 5 to penetrate an n^+-type layer 4 and a p^+-type layer 3 to an n^--type drift layer 2.例文帳に追加

半導体基板５のセル部に、Ｎ^＋型層４、Ｐ^＋型層３を貫通してＮ^−型ドリフト層２まで達するようにトレンチ６を形成する。 - 特許庁

A first n-type conductive region 2 and a second n-type conductive region 3 are formed on a p-type semiconductor substrate 1.例文帳に追加

Ｐ型の半導体基板１に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。 - 特許庁

An n^+-type diffusion layer 5 which reaches the n^+-type semiconductor layer 2 is formed at the part of the p-type epitaxial layer 3 around the embedded insulating film 4.例文帳に追加

埋め込み絶縁膜４の周囲のｐ型エピタキシャル層３の部位に、ｎ^＋半導体層２に達するｎ^＋拡散層５が形成されている。 - 特許庁

The nitride semiconductor lamination structure section 2 comprises: an n-type GaN layer 5; a p-type GaN layer 6; and an n-type GaN layer 7.例文帳に追加

窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６、およびＮ型ＧａＮ層７を有している。 - 特許庁

A first n type conductive area 2 and a second n type conductive area 3 are formed on a p type semiconductor substrate 100.例文帳に追加

Ｐ型の半導体基板１００に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。 - 特許庁

A transistor 10 is provided, in the surface layer of a p-type nitride semiconductor layer 6, with an n-type source region 18 and an n-type drain region 12.例文帳に追加

トランジスタ１０は、ｐ型窒化物半導体層６の表層部にｎ型のソース領域１８とｎ型のドレイン領域１２を備えている。 - 特許庁

On an n-type semiconductor substrate, an n-type clad layer, an active layer, and a p-type clad layer are sequentially laminated.例文帳に追加

ｎ型半導体基板上に、ｎ型クラッド層、活性層、及びｐ型クラッド層が順次積層されている。 - 特許庁

The N-type diffusion layer 5 is formed into an annular shape so as to surround the P-type semiconductor substrate 1 at a position surrounded by the N-type well 3.例文帳に追加

Ｎ型拡散層５は、Ｎ型拡散層３で囲まれた位置のＰ型半導体基板１の周囲を取り囲んで環状に形成されている。 - 特許庁

The n-type semiconductor layer 3 is formed so that an n++-type drain region 104 and a p+-type well region 105 are disposed apart from each other.例文帳に追加

ｎ形半導体層３は、ｎ^++形ドレイン領域１０４とｐ^+形ウェル領域１０５とが離間して形成される。 - 特許庁

The n-type semiconductor layer 11 includes: an n-type AlInGaN contact layer 13; an n-type AlGaN clad layer 14; and an n-type GaN guide layer 15.例文帳に追加

ｎ型半導体層１１は、ｎ型ＡｌＩｎＧａＮコンタクト層１３、ｎ型ＡＩＧａＮクラッド層１４およびｎ型ＧａＮガイド層１５を有している。 - 特許庁

A semiconductor device 10 comprises a p-type semiconductor substrate 1, an n-type drift region 3 provided in the p-type semiconductor substrate 1, and a p-type body region 4 provided in the n-type drift region 3.例文帳に追加

半導体装置１０は、ｐ型半導体基板１、ｐ型半導体基板１内に設けられたｎ型ドリフト領域３、及びｎ型ドリフト領域３内に設けられたｐ型ボディ領域４を含む。 - 特許庁

A semiconductor substrate 10 comprises p-type GaAs, p-type semiconductor layers 30 and 34 comprise p-type GaAs, n-type semiconductor layers 32 and 36 comprise n-type GaAs, and an insulating film 14 comprises SiO2.例文帳に追加

半導体基板１０にはｐ型ＧａＡｓが、ｐ型半導体層３０，３４にはｐ型ＧａＡｓが、ｎ型半導体層３２，３６にはｎ型ＧａＡｓが、絶縁膜１４にはＳｉＯ_2 が用いられている。 - 特許庁

A semiconductor capacitance device 600 has a P type semiconductor layer 610, a N type well region 612 provided in the P type semiconductor, and a P type well region 614 provided in the N type well region 612.例文帳に追加

半導体容量装置６００は、Ｐ型半導体層６１０と、Ｐ型半導体層内に設けられたＮ型ウエル領域６１２と、Ｎ型ウエル領域６１２内に設けられたＰ型ウエル領域６１４と、を有する。 - 特許庁

An N-type semiconductor layer 1 constituted of an N-type silicon layer is formed on a semiconductor retaining substrate 10 constituted of an N-type silicon substrate or a P-type silicon substrate via an insulating layer 11.例文帳に追加

ｎ形シリコン基板若しくはｐ形シリコン基板よりなる半導体支持基板１０上に絶縁層１１を介してｎ形シリコン層よりなるｎ形半導体層１が形成されている。 - 特許庁

The nitride semiconductor device includes a nitride semiconductor stacked layer structure 5 in which an n^+-type GaN substrate 1, n^--type GaN layer 2, p-type GaN layer 3, and n^+-type GaN layer 4 are stacked in this order.例文帳に追加

この窒化物半導体素子は、ｎ^+型ＧａＮ基板１と、ｎ^-型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ^+型ＧａＮ層４が順に積層されてなる窒化物半導体積層構造部５とを備えている。 - 特許庁

The nitride semiconductor element comprises a substrate 1, and a nitride semiconductor laminate structure portion 2 formed by laminating an n^+-type GaN layer 3, an n^--type GaN layer 4, a p-type GaN layer 5, and an n^+-type GaN layer 6 in order.例文帳に追加

窒化物半導体素子は、基板１と、ｎ^＋型ＧａＮ層３、ｎ^−型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６が順に積層されてなる窒化物半導体積層構造部２とを備えている。 - 特許庁

In the semiconductor device, an MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) includes an n-type drift layer 2 formed on an n-type substrate 1 of silicon carbide, and a p-type body layer 3 selectively formed on the n-type drift layer 2.例文帳に追加

ＭＯＳＦＥＴは、炭化珪素のｎ型基板１上に形成されたｎ型ドリフト層２と、ｎ型ドリフト層２の上部に選択的に形成されたｐ型ボディ層３とを有する。 - 特許庁

An MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) of the semiconductor device includes an n-type drift layer 2 formed on an n-type substrate 1 of silicon carbide, and a p-type body layer 3 selectively formed on the n-type drift layer 2.例文帳に追加

ＭＯＳＦＥＴは、炭化珪素のｎ型基板１上に形成されたｎ型ドリフト層２と、ｎ型ドリフト層２の上部に選択的に形成されたｐ型ボディ層３とを有する。 - 特許庁

To reduce area by providing deep n-type wells at the middle of a p-type semiconductor substrate, p-type wells contacting the above n-type wells and n-type wells contacted of the above p-type wells.例文帳に追加

半導体基板の中部に深いウエルを有する場合、面積低減ができ、しかも高性能な半導体素子を有する半導体装置およびその製造方法を提供する。 - 特許庁

The diffusion current stop band 5 is provided with an n-type semiconductor layer connected with the power supply on the semiconductor substrate of p-type semiconductor, and the n-type semiconductor layer of the diffusion current stop band 5 is formed deeper than the n-type semiconductor layer of the light receiving element 2.例文帳に追加

この拡散電流阻止帯５は、ｐ型半導体の前記半導体基板に、前記電源に接続されたｎ型半導体層を備えており、拡散電流阻止帯５のｎ型半導体層は、受光素子部２のｎ型半導体層より深く形成されている。 - 特許庁

The nitride semiconductor light emitting element comprises a first n-type nitride semiconductor layer, a light emitting layer, a p-type nitride semiconductor layer, and a second n-type nitride semiconductor layer, in sequence, wherein an electrode consisting of a transparent conductive film is formed on the second n-type nitride semiconductor layer.例文帳に追加

第１のｎ型窒化物半導体層、発光層、ｐ型窒化物半導体層、第２のｎ型窒化物半導体層をこの順で含む窒化物半導体発光素子であって、該第２のｎ型窒化物半導体層上に、透明導電膜からなる電極を有する窒化物半導体発光素子である。 - 特許庁

A further embodiment includes a planar avalanche photodiode having the first n-type semiconductor layer defining the planar contact area, the n-type semiconductor multiplication layer, the n-type semiconductor absorption layer and a p-type semiconductor layer electrically coupled to the p-type contact layer.例文帳に追加

さらなる実施形態は、プレーナ接触領域を定める第１のｎ型半導体層と、ｎ型半導体多重層と、ｎ型半導体吸収層と、ｐ型接触層に電気的に結合されたｐ型半導体層とを有するプレーナ・アバランシェ・フォトダイオードを備える。 - 特許庁

The semiconductor light emitting element 1 has an n-type semiconductor layer 3 provided on a substrate 2; an n-type electrode 4 and a light emitting layer 5 on the n-type semiconductor layer 3; and a p type semiconductor layer 6, a contact electrode 7, a reflecting electrode 8, and a p type electrode 9 sequentially laminated to the light emitting layer 5.例文帳に追加

半導体発光素子１は、基板２にｎ型半導体層３が設けられ、ｎ型半導体層３にｎ電極４および発光層５が設けられ、発光層５に、ｐ型半導体層６と、コンタクト電極７と、反射電極８と、ｐ電極９とが順次積層されている。 - 特許庁

A lightly doped n--type semiconductor layer 19 is provided between a p+-type semiconductor substrate 10 and an n+-type semiconductor layer 11 in a conventional PT-type IGBT structure, and furthermore a low life time layer 20 is provided inside the N--type semiconductor layer 19.例文帳に追加

従来のＰＴタイプＩＧＢＴの構造において、ｐ^＋型半導体基板１０とｎ^＋型半導体層１１の間に低不純物濃度のｎ^−型半導体層１９を設け、更にこのｎ^−型半導体層１９中に低ライフタイム層２０を設けたことを特徴としている。 - 特許庁

The photonic crystal is constituted of an active part 180 disposed within the resonator, a P clad 150 made of a P-type semiconductor and an N clad 160 made of an N-type semiconductor.例文帳に追加

フォトニック結晶は、共振器の内部に配置された活性部１８０、Ｐ型半導体からなるＰクラッド１５０およびN型半導体からなるNクラッド１６０により構成されている。 - 特許庁

In a semiconductor laser, having a double heterostructure composed of an n-type clad layer 103, an MQW active layer 105, and a p-type clad layer 106, an n-type saturable absorption layer 104 having a compressive strain, is provided in the n-type clad layer 103.例文帳に追加

n型クラッド層（１０３）と、ＭＱＷ活性層（１０５）と、p型クラッド層（１０６）とからなるダブルへテロ構造の半導体レーザにおいて、n型クラッド層（１０３）中に圧縮歪みを有するn型可飽和吸収層（１０４）を設ける。 - 特許庁

Between a substrate 101 and an active layer 106, a first nitride semiconductor layer 103 of n-type, a second nitride semiconductor 104 which comprises n-type impurity to form an n-type electrode and comprises a third nitride semiconductor layer 105 of an n-type in this order starting from the substrate 101 side.例文帳に追加

基板と活性層との間に基板側から順にｎ型の第１の窒化物半導体層と、ｎ型不純物を有しｎ型電極が形成される第２の窒化物半導体と、ｎ型の第３の窒化物半導体層とを有する窒化物半導体素子である。 - 特許庁

ELECTRODE STRUCTURE OF N-TYPE COMPOUND SEMICONDUCTOR, ITS MANUFACTURING METHOD, AND COMPOUND SEMICONDUCTOR DEVICE例文帳に追加

ｎ型化合物半導体の電極構造、その製造方法および化合物半導体装置 - 特許庁

From a front surface of the semiconductor substrate, a trench reaching the n-type semiconductor layer is formed.例文帳に追加

その半導体基板表面から、Ｎ型の半導体層に達するトレンチを形成する。 - 特許庁

A semiconductor layer 12 is provided on an n-type GaN substrate 10 (semiconductor substrate).例文帳に追加

ｎ型ＧａＮ基板１０（半導体基板）上に半導体層１２が設けられている。 - 特許庁

An n-type semiconductor layer 3 is formed on the insulating layer 2 on a semiconductor substrate 1.例文帳に追加

半導体基板１上の絶縁層２上にｎ形半導体層３を備える。 - 特許庁

An n-type semiconductor, for example, such as a titanium oxide can be used for the semiconductor layer 16.例文帳に追加

半導体層１６には、例えば酸化チタン等のｎ型半導体を使用することができる。 - 特許庁

In the semiconductor device, a gate insulating film 22 and a gate electrode 23 are formed on an n-type semiconductor substrate 21.例文帳に追加

Ｎ型半導体基板２１上にゲート絶縁膜２２及びゲート電極２３が形成されている。 - 特許庁

On a semiconductor substrate 11, n^+-type semiconductor regions 13A, 14A and 14C are formed.例文帳に追加

半導体基板１１上には、ｎ+型半導体領域１３Ａ、１４Ａ、１４Ｃが形成されている。 - 特許庁

n-TYPE DIAMOND SEMICONDUCTOR, ELECTRIC CONDUCTIVITY CONVERTING METHOD OF DIAMOND SEMICONDUCTOR, AND ELECTRONIC DEVICE例文帳に追加

ｎ型ダイヤモンド半導体とダイヤモンド半導体の電気伝導性変換方法ならびに電子デバイス - 特許庁

First, a photovoltaic cell 1 provided with an n-type semiconductor layer 3 and a semiconductor substrate 2 is formed.例文帳に追加

まず、ｎ型半導体層３および半導体基板２を含む太陽電池セル１が形成される。 - 特許庁

Also, the semiconductor junction element or the photoelectric conversion device is created by using this n-type semiconductor.例文帳に追加

また、このｎ型半導体を用いて、半導体結合素子または光電変換装置を作成する。 - 特許庁

N-TYPE SEMICONDUCTOR, SEMICONDUCTOR JUNCTION ELEMENT, PN-JUNCTION ELEMENT, AND PHOTOELECTRIC CONVERSION DEVICE例文帳に追加

ｎ型半導体、半導体接合素子、ｐｎ接合素子および光電変換装置 - 特許庁

Semiconductor or GaN compound is suitable for the (n) type semiconductor material.例文帳に追加

このようなｎ型半導体材料は、例えばＧａＮ系化合物半導体が好適である。 - 特許庁