「n type semiconductor」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

On a p type silicon substrate 111 of a semiconductor device 100, a charge holding region 112 composed of fine particle dispersion regions 112a and 112b, an SiO_2 film 115 which functions as an insulating film, an n type polycrystal silicon electrode 116 which functions as an upper electrode are provided from bottom up.例文帳に追加

半導体装置１００において、ｐ型シリコン基板１１１上には、微粒子分散領域１１２ａおよび微粒子分散領域１１２ｂからなる電荷保持領域１１２、絶縁膜として機能するＳｉＯ_2膜１１５、および上部電極として機能するｎ型多結晶シリコン電極１１６が下から順に設けられている。 - 特許庁

The surface-emission semiconductor laser device 10 comprises a laser element 34 including an n-type multilayer film reflector 24, an active layer 26 and a p-type multilayer film reflector 28 formed on a substrate 20, and a light absorption-thermal conversion region 50 for generating heat by absorbing light located contiguously to the laser element 34.例文帳に追加

面発光型半導体レーザ装置１０は、基板２０上に、ｎ型の多層膜反射鏡２４、活性層２６、およびｐ型の多層膜反射鏡２８とを含むレーザ素子部３４が形成され、さらに、レーザ素子部３４と隣接する位置に、光を吸収し発熱する光吸収熱変換領域５０を有する。 - 特許庁

A semiconductor device comprises a first wire formed on a semiconductor substrate by laminating a P-type polysilicon film 124 and a first silicide film 125, a second wire formed on the semiconductor substrate connected to the first wire by laminating a N-type polysilicon film 104 and a second silicide film 105, and a connecting wire 112 formed in the boundary area of the first and second wires and electrically connecting the two wires.例文帳に追加

半導体基板上に形成され、Ｐ型ポリシリコン膜１２４と第１のシリサイド膜１２５とが積層された第１の配線と、前記半導体基板上に第１の配線に接続して形成され、Ｎ型ポリシリコン膜１０４と第２のシリサイド膜１０５とが積層された第２の配線と、第１の配線と第２の配線との境界領域に形成され、二つの配線を電気的に接続する接続配線１１２とを具備してなる。 - 特許庁

In the method for preparing a transistor having a semiconductor containing source and drain regions and a channel formation regions, a gate insulated film in contact with the semiconductor, and a gate electrode in contact with the gate insulated film; the source and drain regions are formed by adding N or P type impurities in the semiconductor and then radiating an Nd: YAG laser beam onto the semiconductor having the impurities added therein.例文帳に追加

ソース領域、ドレイン領域及びチャネル形成領域を含む半導体、該半導体に接したゲート絶縁膜並びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、前記ソース領域及び前記ドレイン領域は、半導体にＮ型もしくはＰ型の不純物を添加した後、前記不純物が添加された半導体にＮｄ：ＹＡＧレーザー光を照射して形成されることを特徴とするトランジスタの作製方法。 - 特許庁

The photoelectric conversion device (photoelectric conversion element 100) includes a photoelectric conversion layer 3 including an n-type semiconductor and a p-type semiconductor, and the photoelectric conversion layer 3 forms an optical electric field within the layer and includes an electric field formation region 4 including a part smaller than the wavelength of incident light, thus improving photoelectric conversion characteristics in the photoelectric conversion layer 3.例文帳に追加

本発明は、光電変換デバイス（光電変換素子１００）又は太陽電池等に関し、ｎ型半導体及びｐ型半導体を含む光電変換層３を備えるようにすると共に、この光電変換層３が、層内に光電場を形成すると共に入射光の波長よりも小さい部分を含む電場形成領域４を有するようにし、光電変換層３における光電変換特定の改善を図るようにしたことに特徴がある。 - 特許庁

The optical guide G has a semiconductor lower guide layer 11 having an undoped first lower portion 11a adjoining the central area and an n-type doped second lower portion 11b adjoining the lower coating layer 1, and an upper semiconductor guide layer 12 having an undoped first upper portion 12a adjoining the central area and a p-type doped second upper portion 12b adjoining the upper coating layer 2.例文帳に追加

光学ガイドＧはさらに、中央領域に隣接するドープされていない第１の下方部分１１ａと、下方被覆層に隣接するｎ型のドープされた第２の下方部分１１ｂとを有する半導体下方ガイド層１１と、中央領域に隣接するドープされていない第１の上方部分１２ａと、上方被覆層に隣接するｐ型のドープされた第２の上方部分１２ｂとを有する半導体上方ガイド層１２とを有する。 - 特許庁

A solar cell manufacturing method includes the steps of coating a front surface of a semiconductor substrate with a dispersing agent containing either a p-type dopant or an n-type dopant, performing heat treatment on the dispersing agent to solidify the dispersing agent, partially removing and patterning the solidified dispersing agent, and dispersing the dopant from the patterned dispersing agent to form a dispersion layer on the front surface of the semiconductor substrate.例文帳に追加

半導体基板の表面上にｐ型ドーパントまたはｎ型ドーパントのいずれか一方を含む拡散剤を塗布する工程と、拡散剤を熱処理することによって固化させる工程と、固化した拡散剤の一部を除去して拡散剤をパターンニングする工程と、パターンニングされた拡散剤からドーパントを拡散させることにより半導体基板の表面に拡散層を形成する工程と、を含む、太陽電池の製造方法である。 - 特許庁

To provide an N-type Schottky barrier penetrating transistor of high performance which is stable and has low schottky barrier to electrons by forming a schottky junction on a silicon 111 plane generated through anisotropic etching (in a semiconductor having a crystal structure, a mirror index indicating its crystal orientation).例文帳に追加

異方性エッチングを通じて生成されるシリコン１１１面（結晶構造を有する半導体においてその結晶方向を示すミラー指数）にショットキー接合を形成させることによって、安定的で、且つ電子に対して低いショットキー障壁を有する高性能のＮ−型ショットキー障壁貫通トランジスタを提供する。 - 特許庁

In a process S104, photoluminescence of a substrate product prepared by growing a quantum well structure and p- and n-type gallium nitride semiconductor layers for the light-emitting layer at at least one or two or more selected tilt angle is measured while applying a bias to the substrate product to obtain bias dependence of the photoluminescence.例文帳に追加

工程Ｓ１０４では、選択された一又は複数の傾斜角で発光層のための量子井戸構造並びにｐ型及びｎ型窒化ガリウム系半導体層を成長して形成された基板生産物のフォトルミネッセンスの測定を基板生産物にバイアスを印加しながら行って、基板生産物のフォトルミネッセンスのバイアス依存性を得る。 - 特許庁

In a rectifying element 10, a state that a current between a Schottky electrodes 5 and a cathode electrode 4 flows by changing a potential difference between Schottky electrodes 5, 3 and a cathode electrode 4, or a state that a current path is cut off by changing an n^-type semiconductor layer 2 existing between the Schottky electrode 5 and the cathode electrode 4 into a depletion layer is selectable.例文帳に追加

整流素子１０は、ショットキー電極５、３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。 - 特許庁

After a metal thin film 110 is formed on the reverse surface 1b of the semiconductor substrate having been processed so that (100%-reflectivity-permeability) becomes ≥80% at the wavelength of the laser beam to be irradiated, the side of the reverse surface 1b of the n^+-type substrate 1 is irradiated with laser light to form a drain electrode 11 including a silicide layer 111.例文帳に追加

そして、照射するレーザ光の波長において（１００％−反射率−透過率）が８０％以上に加工された裏面１ｂ上に金属薄膜１１０を形成した後、ｎ^+型基板１の裏面１ｂ側にレーザ光を照射することでシリサイド層１１１を含むドレイン電極１１を形成する。 - 特許庁

An end of the pixel separation layer 117 on a side of the photoelectric conversion part is farther apart from the photoelectric conversion part than an end of the holding part lower separation layer 111 on a side of the photoelectric conversion part, and an N-type semiconductor region constituting a part of the photoelectric conversion part is arranged below at least a part of the holding part lower separation layer 111.例文帳に追加

画素分離層１１７の光電変換部側の端部が、保持部下分離層１１１の光電変換部側の端部に比べて、光電変換部から離れた位置にあり、保持部下分離層１１１の少なくとも一部の下部に前記光電変換部の一部を構成するＮ型の半導体領域が配されている。 - 特許庁

Between a pair of electrodes 1 and 3, for example, a periodic structure 2 is provided which is formed by alternately laminating a plurality of semiconductor layers 2a such as n-type ZnO and a plurality of metal layers 2b such as Al, the thermoelectric conversion element is constituted by installing an insulating plate on the electrode 1 according to the necessity, and a heat generating source 4 abuts on the electrode 3 or the insulating plate.例文帳に追加

一対の電極１，３間に、例えばｎ型のＺｎＯ等の半導体層２ａとＡｌ等の金属層２ｂとが交互に複数積層された周期構造体２を設け、必要に応じて電極１上に絶縁板を設けて熱電変換素子を構成し、電極３上又は絶縁板上に発熱源４が当接する。 - 特許庁

Then, after removing the third resist pattern 25, heat treatment is carried out for the semiconductor substrate 11, and a tensile stress along the gate length direction is produced for the channel region located under the n-type gate electrode 15a in the first active region 11a by the tensile stress containing portion 24A.例文帳に追加

次に、第３のレジストパターン２５を除去した後、半導体基板１１に対して熱処理を行うことにより、引っ張り応力含有部２４Ａによって、第１の活性領域１１ａにおけるｎ型ゲート電極１５ａの下に位置するチャネル領域に対してゲート長方向に沿った引っ張り応力を生じさせる。 - 特許庁

Thus, even if minute holes 130 are formed through the source 114 or the drain 116 and the insulating layer 108 when contact holes 126 are formed by etching, and contact plugs 128 are short-circuited to the first semiconductor layer 106, diodes 6 arising from the n-type regions 4 are reversely biased and problems, such as short-circuiting between source and drain, do not arise.例文帳に追加

よって、コンタクトホール１２６のエッチング時にソース１１４またはドレイン１１６ならびに絶縁層１０８を通じて微細孔１３０が形成されコンタクトプラグ１２８が第１の半導体層１０６に短絡されても、ｎ型領域４によるダイオード６が逆バイアスされ、ソース・ドレイン間の短絡などは発生しない。 - 特許庁

After a first-conductivity impurity is injected into the whole surface of a first-conductivity semiconductor substrate 201, a first-conductivity diffusing layer 200 and second-conductivity wells 202 and 203 higher in concentration that the substrate 201 are formed in a desired area by selectively injecting n-type dopants, such as the P, As, etc., into the area.例文帳に追加

第１導電型の半導体基板２０１全面に半導体基板と同一導電型の不純物を注入した後、所望領域に、選択的に、Ｐ、Ａｓ等のＮ型ド−パンを注入し、熱拡散により半導体基板２０１より高濃度の第１導電型拡散層２００と第２導電型ｗｅｌｌ２０２，２０３を形成する。 - 特許庁

On the SiC substrate 102 of the light emitting diode element 100, a porous layer 124 composed of porous single-crystal 6H type SiC to which B and N are added is formed, and when the porous layer 124 is excited with ultraviolet light emitted from a nitride semiconductor layer, visible light of blue to green can be obtained.例文帳に追加

発光ダイオード素子１００のＳｉＣ基板１０２に、Ｂ及びＮが添加されたポーラス状の単結晶６Ｈ型ＳｉＣからなるポーラス層１２４を形成し、窒化物半導体層から発せられる紫外光によりポーラス層１２４が励起されると、青色から緑色の可視光が得られるようにした。 - 特許庁

The influence of external charge 15 is eliminated by forming a trench 3 in an n-type semiconductor substrate 100, filling inside of this trench 3 with an insulating film 4, forming a recess 5 with a groove deeper than a p well region 6 in this insulating film 4, and forming this field plate electrode 13 in this recess 5.例文帳に追加

ｎ半導体基板１００にトレンチ３を形成し、このトレンチ３内を絶縁膜４で充填し、この絶縁膜４にｐウェル領域６より溝が深い凹部５を形成し、フィールドプレート電極１３をこの凹部５内に形成することで、外部電荷１５の影響を排除し、占有面積の小さく、安定な高い耐圧を確保できる耐圧構造を有する半導体装置とすることができる。 - 特許庁

In the epitaxial wafer for compound semiconductor element including the InGaAs non-alloy layer as a contact layer with an electrode on the uppermost layer, an n-type InGaAs non-alloy layer 12 or 28 is provided as the contact layer of the uppermost layer in which C is added as the dopant and In composition is larger than 50%.例文帳に追加

最上層に電極とのコンタクト層としてＩｎＧａＡｓノンアロイ層を有する化合物半導体素子用のエピタキシャルウェハにおいて、上記最上層のコンタクト層として、ドーパントとしてＣが添加され、且つＩｎ組成が５０％より大きいｎ型のＩｎＧａＡｓノンアロイ層１２又は２８を具備する構成とする。 - 特許庁

Thereafter, a lower electrode 141 and upper electrodes 142 are respectively formed on the rear surface of the substrate 11 and on the surface of the N-type AlGaN semiconductor layer 123.例文帳に追加

次いで、１３族元素窒化物発光ダイオード層１２表面から、青色蛍光体層部１３１、緑色蛍光体層部１３２及び赤色蛍光体層部１３３を各々この順でエピタキシャル成長させて積層し、３層からなる酸化亜鉛結晶蛍光体層１３を形成し、下部電極１４１及び上部電極１４２を形成して得る。 - 特許庁

In addition to n-type impurity regions 33b and 33c functioning as a channel forming region 33a and a source region or a drain region, a semiconductor layer 33 has an impurity region 33d where boron is added below the channel forming region 33a, i.e., in the vicinity of the surface of the channel forming region 33a on the side touching an insulating layer 32.例文帳に追加

半導体層３３は、チャネル形成領域３３ａとソース領域又はドレイン領域として機能するｎ型を示す不純物領域３３ｂ、３３ｃとに加えて、チャネル形成領域３３ａの下方、ここではチャネル形成領域３３ａの絶縁層３２と接する側の表面付近にボロンが添加された不純物領域３３ｄを有している。 - 特許庁

A bipolar transistor Q24, in which a collector is connected to the substrate of an NMOS (N type metal oxide semiconductor) transistor Q22 as a protective transistor (GGNMOS), is equipped and when ESD event is generated, the bipolar transistor Q24 supplies current to the substrate of the NMOS transistor Q22 whereby the NMOS transistor Q22 is shifted into bipolar operation by a low voltage.例文帳に追加

保護トランジスタ（ＧＧＮＭＯＳ）としてのＮＭＯＳトランジスタＱ２２の基板に対してコレクタが接続されるバイポーラトランジスタＱ２４を備え、このバイポーラトランジスタＱ２４が、ＥＳＤイベントの発生の際に、ＮＭＯＳトランジスタＱ２２の基板に対して電流を供給することによって、低電圧でＮＭＯＳトランジスタＱ２２をバイポーラ動作に移行させる。 - 特許庁

The semiconductor device is equipped with: an IGBT section 20; and a control circuit 21 detecting an abnormal condition of the IGBT section 20, and also is provided with a configuration of selectively forming an n-type buffer area 46 set up so as to have a pn junction breakdown voltage higher than a battery voltage, in a pn junction interface in a p collector area 5 side of the IGBT section 20.例文帳に追加

ＩＧＢＴ部２０と、ＩＧＢＴ部２０の異常状態を検知する制御回路２１を備え、前記ＩＧＢＴ部２０のｐコレクタ領域５側のｐｎ接合界面には、バッテリ電圧より高いｐｎ接合耐圧を有するように設定されるｎ型バッファ領域４６を選択的に形成する構成を備える半導体装置とする。 - 特許庁

The heat conductive material includes: the base material 11S composed of aluminum or the aluminum alloy; a porous anodic oxide film 11P formed on the surface of the base material 11S and provided with fine pores 11h; and n-type semiconductor fine particles 11se arranged inside the fine pores of the anodic oxide film.例文帳に追加

本発明の熱伝導材は、アルミニウム又はアルミニウム合金からなる基材１１Ｓと、該基材１１Ｓの表面に形成された、微細孔１１ｈを備えた多孔質の陽極酸化被膜１１Ｐと、該陽極酸化被膜１１Ｐの前記微細孔１１ｈの内部に配置されたｎ型半導体の微粒子１１ｓｅと、を具備することを特徴とする。 - 特許庁

The sensor part of the infrared detection device of thermal-type forms the micro air bridge structure 11 on the SOI substrate 27 by the ICP dry etching process, the semiconductor diode part 18 comprising a plurality of p-n junction diodes in its active region 12 is formed, and the metal reflecting film 15 and the infrared-absorbing layer 14 are provided there, in this order.例文帳に追加

熱型赤外線検出装置のセンサ部は、ＳＯＩ基板２７上にＩＣＰドライエッチングプロセスによってマイクロエアブリッジ構造体１１を形成し、その活性領域１２に複数のｐｎ接合ダイオードからなる半導体ダイオード部１８を形成し、その上面に金属反射膜１５および赤外線吸収層１４を順に設ける。 - 特許庁

In an Insulated Gate Bipolar Transistor (IGBT) provided with a pair of main electrodes (emitter-collector electrodes) and a trench gate electrode 32 controlling the on-off state of the electric current flowing between a pair of the main electrodes, an n-type floating semiconductor region is formed in a body region 28 side from the bonding interface of the body region 28 and a drift region 26.例文帳に追加

一対の主電極（エミッタ・コレクタ電極）と、その一対の主電極間を流れる電流のオン・オフを制御するトレンチゲート電極３２を備えているＩＧＢＴ(Insulated Bipolar Transistor)において、ボディ領域２８とドリフト領域２６の接合界面よりボディ領域２８側にｎ型のフローティング半導体領域が形成されていることを特徴としている。 - 特許庁

A semiconductor laser 26 is mounted on a submount 16 through solder layers 20, 21 and 22 by junction-down mounting, and it is formed monolithically with an infrared laser part 27 and a red laser part 28 which are isolated by an isolation groove 29, where an insulating layer 14 is formed, and are placed adjacently on an n-type GaAs substrate 1.例文帳に追加

半導体レーザ２６はサブマウント１６の上に半田層２０、２１および２２を介してジャンクションダウン実装により載置されたものであり、それはｎ−ＧａＡｓ基板１の上に、絶縁層１４が形成された分離溝２９によって分離された赤外レーザ部２７と赤色レーザ部２８とが隣接してモノリシックに形成されたものである。 - 特許庁

A contact hole 29 which exposes a source region 27 is formed in an interlayer insulating film 28 covering a gate electrode 25 and a source region 27 on an n^+ type semiconductor substrate 21 wherein a plurality of longitudinal MOSFETs 210 are formed, and the contact hole 29 is filled with a conductor plug 31 via a barrier metal film 30.例文帳に追加

複数の縦型ＭＯＳＦＥＴ２１０が形成されたｎ^＋型半導体基板２１上のゲート電極２５およびソース領域２７を覆う層間絶縁膜２８にソース領域２７を露出するコンタクト孔２９が形成され、コンタクト孔２９の内部にバリアメタル膜３０を介して導電体プラグ３１が充填されている。 - 特許庁

A power semiconductor device 10 includes: a body area 70 including a channel area; a gate electrode 60 formed on the channel area via a gate insulating film 50; an N-type source area 130 formed in an area surrounded by the body area; and a drain area 140 formed so as to separated from the gate electrode 60.例文帳に追加

パワー半導体装置１０は、チャネル領域を含むボディ領域７０と、チャネル領域の上にゲート絶縁膜５０を介して形成されたゲート電極６０と、ボディ領域に取り囲まれた領域に形成されたＮ型のソース領域１３０と、ゲート電極６０から離間して形成されたドレイン領域１４０とを備える。 - 特許庁

The SiC semiconductor device has an n^+ type SiC substrate 11 having a first main face and a second main face confronted with the first main face, an epitaxial layer 13 formed on the second main face and an electrode 14 which is formed on the epitaxial layer 13 and is brought into ohmic-contact with the epitaxial layer 13.例文帳に追加

第１の主面と該第１の主面に背向する第２の主面とを有するｎ^＋型ＳｉＣ基板１１と、第２の主面上に形成されたエピタキシャル層１３と、エピタキシャル層１３上に形成されると共に、エピタキシャル層１３とオーミック接触した電極１４とを有することを特徴とする。 - 特許庁

Metallic silicide films 43a, 43b are formed on the gate electrode 15 and the n^+-type semiconductor region 35 while the metallic silicide film 43a is extended not only on the upper surface of the gate electrode 15 but also on the upper region of the recess 34b in the side surface 34a of the side wall spacer 33.例文帳に追加

ゲート電極１５上およびｎ^＋型半導体領域３５上に金属シリサイド膜４３ａ，４３ｂが形成され、金属シリサイド膜４３ａはゲート電極１５の上面上だけでなく、サイドウォールスペーサ３３の側面３４ａうちの凹部３４ｂよりも上部の領域上にも延在している。 - 特許庁

The surface of an N-type semiconductor wafer 1 is coated with a liquid-state impurity source 2 composed of the mixture of an aluminum compound, boron compound, organic polymer material and organic solvent and heated at a temperature lower than the diffusion temperature of aluminum, and the organic solvent is evaporated so that a layer containing aluminum and boron can be formed.例文帳に追加

アルミニウム化合物とホウ素化合物と有機高分子物質と有機溶剤との混合物から成る液状不純物源２をＮ型半導体基板１の表面に塗布し、これをアルミニウムの拡散温度よりも低い温度で加熱して有機溶剤を蒸発させてアルミニウムとホウ素を含む層を形成する。 - 特許庁

To provide a method of discriminating a combination of an electrode and an organic semiconductor which have improved electron injection efficiency and hole injection efficiency in an organic TFT, to achieve two kinds of n-channel and p-type TFTs, and to provide a complementary organic thin film transistor (organic CTFT) and a complementary organic TFT array forming a desired circuit configuration using the organic CTFT.例文帳に追加

有機ＴＦＴにおいて、電子注入効率とホール注入効率を改善した電極と有機半導体の組み合わせをそれぞれ判別する手法を提供し、また、ｎ型チャネルＴＦＴとｐ型チャネルＦＥＴの２種類のＴＦＴを実現し、相補型有機薄膜トランジスタ（有機ＣＴＦＴ）および、有機ＣＴＦＴによる所望の任意回路構成を形成する相補型有機ＴＦＴアレイを提供する。 - 特許庁

In the electrophotographic photoreceptor having a photosensitive layer on an electrically conductive substrate by way of an intermediate layer, the intermediate layer contains a binder resin and n-type semiconductor fine particles subjected to a plurality of surface treatments including the final surface treatment with a reactive organosilicon compound, and the surface layer of the photosensitive layer contains a siloxane resin containing an electric charge transporting structure group.例文帳に追加

導電性支持体上に、中間層を介して感光層を有する電子写真感光体において、該中間層が、複数回の表面処理を施し、且つ最後の表面処理が反応性有機ケイ素化合物を用いて行われたＮ型半導性微粒子とバインダー樹脂を含有しており、該感光層の表面層が、電荷輸送性構造基を含むシロキサン系樹脂を含有することを特徴とする電子写真感光体。 - 特許庁

A photocatalyst material such as n-type semiconductor 1 is adhered on metal parent material 2 such as stainless steel and welding material, inconnel, hydrogen concentration in rector water is raised if necessary, and current is caused in the metal parent material from the optical catalyst material by irradiation with light and radiation existing in the reactor to lower corrosion current.例文帳に追加

光触媒物質であるｎ型半導体１のような光触媒物質をステンレスや溶接材であるインコネルなどの金属母材２に付着させ、必要に応じて炉水中の水素濃度を高めて、原子炉内に存在する光や放射線の照射により光触媒物質から金属母材に電流を流して腐食電流を低減させる。 - 特許庁

To provide a semiconductor laser element capable of solving such problems as an increase in an operating current of an infrared laser, the occurrence of defects in an AlGaAs active layer by an n-type clad layer, and furthermore the diffusion of In from the clad layer to the active layer at forming a window region by solid-phase diffusion of Zn, and provide its manufacturing method.例文帳に追加

赤外レーザの動作電流の増大、ｎ型クラッド層によるＡｌＧａＡｓ活性層の欠陥の発生、さらに、Ｚｎの固相拡散による窓領域形成時のクラッド層から活性層へのＩｎ拡散などの問題を解消することができる半導体レーザ素子およびその製造方法を提供することである。 - 特許庁

Three semiconductor laser elements 10 on the left, right and upper sides respectively have an N-type GaAs substrate 11 with an L-shaped section, a luminous layer 12 and an electrode 15 which are laminated in order on the upper surface 11a on the left side of this substrate 11, and an electrode 15 formed on the upper surface 11b on the right side of the substrate 11.例文帳に追加

左右上側の３個の半導体レーザ素子１０は、断面Ｌ字状のＮ型GａＡｓ基板１１と、このＮ型G ａＡｓ基板１１の左側上面１１ａに順次積層された発光層１２及び電極１５と、Ｎ型G ａＡｓ基板１１の右側上面１１ｂに形成された電極１５とをそれぞれ有する。 - 特許庁

There are formed on an n-GaAs substrate 101 a multiple distortion quantum well active layer 106, a second conductivity type semiconductor layer group (p-AlGaAs first upper cladding layer 108, p-AlGaAs second upper cladding layer 109, p-GaAs etching stop layer 110, p-AlGaAs third upper cladding layer 111, p-GaAs contact layer 112, and p^+-GaAs contact layer 113).例文帳に追加

ｎ-ＧaＡs基板１０１上に、多重歪量子井戸活性層１０６と第２導電型の半導体層群(ｐ-ＡlＧaＡs第１上クラッド層１０８,ｐ-ＡlＧaＡs第２上クラッド層１０９,ｐ-ＧaＡsエッチングストップ層１１０,ｐ-ＡlＧaＡs第３上クラッド層１１１,ｐ-ＧaＡsコンタクト層１１２およびｐ^+-ＧaＡsコンタクト層１１３)を形成する。 - 特許庁

This humidity sensor is formed with a humidity sensing part 100 having a humidity sensitive film 50 of which an electrostatic capacitance (dielectric constant) changes by adsorption of moisture, and electrodes 31, 32 covered with the humidity sensitive film 50 and for detecting the change of the electrostatic capacitance, and a circuit element 200 for processing an output signal from the humidity sensing part 100, in an N-type semiconductor substrate 10.例文帳に追加

水分を吸着することによって静電容量（誘電率）が変化する感湿膜５０及び該感湿膜５０に覆われて、その静電容量の変化を検出するための電極３１及び３２を有する感湿部１００と、該感湿部１００の出力信号を処理する回路素子部２００とが、Ｎ型の半導体基板１０に形成されている。 - 特許庁

To reduce the number of steps, and to improve hot carrier resistance of a MOS transistor and performance such as the current gain or cut-off fre quency of a PNP transistor in a method for manufacturing a BiMOS semiconduc tor device where at least an N type MOS transistor and the PNP transistor are formed in the same semiconductor substrate.例文帳に追加

少なくともＮ型ＭＯＳトランジスタとＰＮＰトランジスタを同一半導体基板に形成したＢｉＭＯＳ半導体装置の製造方法において、工程数を少なくし、ＭＯＳトランジスタのホットキャリア耐性やＰＮＰトランジスタの電流増幅率や遮断周波数等の性能を高める。 - 特許庁

The semiconductor device also has a first n-type main electrode region 3 formed in the base region 1, a second main electrode region 20 formed coming in contact with the bottom of the drift region 21, a gate insulation film 23 formed coming in contact with the surface of the base region 1, and a control electrode 24 formed on the upper side of the gate insulation film 23.例文帳に追加

さらに、ベース領域１の内部に配置されたｎ型の第１主電極領域３と、ドリフト領域２１の底面に接して設けられた第２主電極領域２０と、ベース領域１の表面に接して設けられたゲート絶縁膜２３と、ゲート絶縁膜２３の上部に配置された制御電極２４とを有している。 - 特許庁

In the thin-film transistor, the length direction of a crystal particle size that composes semiconductor thin films 3 (3A and 3B) comprising a polycrystalline silicon thin film formed by laser crystallization is aligned along the running direction of a carrier that runs in a channel region 4 of a P- and N-type MOS transistors 23 and 24 of a CMOS transistor 25 composing an inverter.例文帳に追加

開示されている薄膜トランジスタは、レーザ結晶化により形成された多結晶シリコン薄膜から成る半導体薄膜３（３Ａ、３Ｂ）を構成している結晶粒子サイズの長さ方向は、インバータを構成しているＣＭＯＳトランジスタ２５のＰ型ＭＯＳトランジスタ２３及びＮ型ＭＯＳトランジスタ２４のチャネル領域４を走行するキャリアの走行方向に沿って揃えられている。 - 特許庁

The wiring board 5 provided with an insulating base material 6 and a conductor pattern 7 formed on the insulating base material 6 has a heat dissipation layer 8 for covering one or whole part of the surface where conductor pattern 7 is formed and the heat dissipation layer 8 contains N-type semiconductor particles of 5.0 vol% or more.例文帳に追加

この目的を達成する為本発明は、絶縁基材６と、この絶縁基材６上に形成された導体パターン７とを備えた配線基板５において、この配線基板５は、導体パターン７が形成された面の一部または全部を被覆する熱放射層８を有し、この熱放射層８は、５．０ｖｏｌ％以上のＮ型半導体粒子を含有するものとした。 - 特許庁

An n-type MIS transistor nTr includes: an active region 1a that is surrounded by an element isolation region 32 in a semiconductor substrate 1; a gate insulator film 13a that is formed on the active region 1a and on the element isolation region 32 and includes a high dielectric constant insulator film 12a; and a gate electrode 16a formed on the gate insulator film 13a.例文帳に追加

ｎ型ＭＩＳトランジスタｎＴｒは、半導体基板１における素子分離領域３２に囲まれた活性領域１ａと、活性領域１ａ上及び素子分離領域３２上に形成され且つ高誘電率絶縁膜１２ａを有するゲート絶縁膜１３ａと、ゲート絶縁膜１３ａ上に形成されたゲート電極１６ａとを備えている。 - 特許庁

Fabrication process is simplified by forming a Co silicide layer 20 simultaneously on the surface of the gate electrode 7B, source, and drain (n^+-type semiconductor region 16) of an MISFET constituting a logic LSI, and on the surface of a polysilicon film 7 becoming the gate electrode of an MISFET for selecting the memory cell of a DRAM in a subsequent process.例文帳に追加

ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極７Ｂ、ソース、ドレイン（ｎ^＋型半導体領域１６）のそれぞれの表面と、後の工程でＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極となる多結晶シリコン膜７の表面とにＣｏシリサイド層２０を同時に形成することによって、製造プロセスの簡略化を実現する。 - 特許庁