「n type semiconductor」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Then an n^+-type semiconductor region 15 is formed in the substrate 11 by introducing an n-type impurity into the substrate 11 from the other main surface SB of the substrate 11.例文帳に追加

半導体１１の他方の主面ＳＢからＮ型不純物を導入し、Ｎ^＋型半導体領域１５を形成する。 - 特許庁

Furthermore, the semiconductor device is provided with an n-type well 133 which is formed immediately under the n-type well 101 and connected therewith.例文帳に追加

さらに、半導体装置は、Ｎ型ウェル１０１の直下に設けられており、Ｎ型ウェル１０１と接続する、Ｎ型ウェル１３３を備える。 - 特許庁

The semiconductor device 1 includes the superjunction region in an n-type epitaxial layer 13 comprising a plurality of n-type epitaxial layers 13X formed on an n+-type semiconductor substrate 12 by providing an n-type pillar region 15 and a p-type pillar region 14 alternately along a top surface of the n+-type semiconductor substrate 12.例文帳に追加

半導体装置１は、ｎ＋型半導体基板１２上に形成された複数のｎ型エピタキシャル層１３Ｘからなるｎ型エピタキシャル層１３内に、ｎ型ピラー領域１５とｐ型ピラー領域１４とをｎ＋型半導体基板１２の上面に沿って交互に設けてなるスーパージャンクション領域を備える。 - 特許庁

So, such SiC semiconductor device can be provided as no voltage drop by the amount of band offset between the n^+-type Si substrate 1 and the n-type SiC substrate 2 occurs, with the use of a semiconductor substrate where no n^+-type SiC substrate 1 is removed from n-type SiC layer 2.例文帳に追加

これにより、Ｎ^+型ＳｉＣ基板１がＮ型ＳｉＣ層２から除去されていない半導体基板を用いつつ、Ｎ^+型Ｓｉ基板１とＮ型ＳｉＣ層２とのバンドオフセット分の電圧降下が生じないＳｉＣ半導体装置とすることが可能となる。 - 特許庁

To lower a resistance of a p-type semiconductor layer group in a semiconductor device with a p-type semiconductor layer group and an n-type semiconductor layer group laminated on a predetermined wafer so that the p-type semiconductor layer group is satisfactorily activated for a practical use.例文帳に追加

所定の基板上において、ｐ型半導体層群及びｎ型半導体層群が積層されてなる半導体素子において、前記ｐ型半導体層群が十分に活性化処理されて実用に足るべく低抵抗化する。 - 特許庁

A field effect transistor includes an N^+ type SiC substrate 2 and an N^- type drain region 1 which are first conductive type semiconductor substrates, and on a first main surface side of the N^+ type SiC substrate 2, a P-type well region 3, an N^+ type source region 5, and a gate electrode 7.例文帳に追加

電界効果トランジスタは、第一導電型の半導体基体であるＮ^+型ＳｉＣ基板２及びＮ^-型ドレイン領域１と、Ｎ^+型ＳｉＣ基板２の第一主面側に、Ｐ型ウエル領域３とＮ^+型ソース領域５とゲート電極７とを有する。 - 特許庁

The n-type semiconductor layer 11 includes an n-type GaN clad layer 14 and an n-type InGaN guide layer 15, and the p-type semiconductor layer 12 includes a p-type AlGaN electron block layer 16 and a p-type GaN guide contact layer 17.例文帳に追加

ｎ型半導体層１１はｎ型ＧａＮクラッド層１４およびｎ型ＩｎＧａＮガイド層１５を含み、ｐ型半導体層１２はｐ型ＡｌＧａＮ電子ブロック層１６およびｐ型ＧａＮガイド・コンタクト層１７を含む。 - 特許庁

The semiconductor light emitting device includes: a conductive substrate, a p-type semiconductor layer disposed on the conductive substrate, an active layer disposed on the p-type semiconductor layer, an n-type semiconductor layer disposed on the active layer, and an n-side electrode disposed on the n-type semiconductor layer and including an n-type doped carbon nanotube layer.例文帳に追加

本発明は、導電性基板と、当該導電性基板上に配置されたｐ型半導体層と、当該ｐ型半導体層上に配置された活性層と、当該活性層上に配置されたｎ型半導体層と、当該ｎ型半導体層上に配置されｎ型にドーピングされたカーボンナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）層を含むｎ側電極とを含む半導体発光素子を提供する。 - 特許庁

The semiconductor light emitting element comprises a n-type GaN semiconductor layer, an active layer formed on the gallium surface of the n-type GaN semiconductor layer, a p-type semiconductor layer formed on the active layer, and a n-type electrode containing a lanthanum (La)-nickel (Ni) alloy, formed on the nitrogen surface of the n-type GaN semiconductor layer.例文帳に追加

本発明による半導体発光素子は、ｎ型ＧａＮ半導体層、ｎ型ＧａＮ半導体層のガリウム表面に形成された活性層、活性層上に形成されたｐ型半導体層と共に、ｎ型ＧａＮ半導体層の窒素表面に形成されたランタン（Ｌａ）−ニッケル（Ｎｉ）合金を含むｎ型電極を含む。 - 特許庁

An n-type semiconductor layer 3, p^+-well region 5, n^++-type source region 6, p^++-type base contact region 7 are formed surrounding the n^++-type drain region 4 in a flat plane.例文帳に追加

平面形状において、ｎ形半導体層３、ｐ^＋形ウェル領域５、ｎ^＋＋形ソース領域６、ｐ^＋＋形ベースコンタクト領域７がｎ^＋＋形ドレイン領域４を囲むように形成されている。 - 特許庁

An N^--type first drain offset region 112, an N^--type second drain offset region 113, and an N^--type third drain offset region 114 are formed in a P-type semiconductor substrate 111 in this order from the lower.例文帳に追加

Ｐ型の半導体基板１１１内に下から順にＮ^- 型の第１ドレインオフセット領域１１２、Ｎ^- 型の第２ドレインオフセット領域１１３、及びＮ^- 型の第３ドレインオフセット領域１１４が形成されている。 - 特許庁

The nitride semiconductor lamination structure section 2 comprises: an n-type AlGaN layer 9; an n-type GaN layer 5; a p-type GaN layer 6; and an n-type GaN layer 7.例文帳に追加

窒化物半導体積層構造部２は、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を有している。 - 特許庁

The nitride semiconductor laminated structure 2 is formed of a lamination consisting of an n^+-type GaN drain layer 6, an n^--type GaN drift layer 7, a p-type GaN channel layer 4 and an n^+-type GaN source layer 5.例文帳に追加

窒化物半導体積層構造部２は、ｎ^+型ＧａＮドレイン層６と、ｎ^-型ＧａＮドリフト層７と、ｐ型ＧａＮチャネル層４と、ｎ^+型ＧａＮソース層５とを積層して形成されている。 - 特許庁

A p well 5 is formed in an N-type semiconductor substrate 1, and N-type impurities for deciding the threshold voltage of a depression-type lateral MOSFET are introduced into the P well 5 so as to form an N-type region 6.例文帳に追加

Ｎ型半導体基板１にＰウェル５を形成し、当該Ｐウェル５にデプレッション型ラテラルＭＯＳＦＥＴのしきい値電圧を決めるためのＮ型不純物を導入してＮ型領域６を形成する。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

An n-type diffusion area 4 and a p-type diffusion area 5 separately from the n-type diffusion area 4 are formed on the surface layer of an n-type semiconductor layer 3.例文帳に追加

ｎ形半導体層３の表面層にｎ形拡散領域４とこのｎ形拡散領域４と離してｐ形拡散領域５を形成する。 - 特許庁

An n-type InGaAs optical absorption layer 12 and an n-type InP layer 13 (a first conductive type semiconductor layer) which works as a window layer and a doubling layer are sequentially laminated on an n-type InP substrate 11.例文帳に追加

ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＧａＡｓ光吸収層１２と、窓層及び倍増層であるｎ型ＩｎＰ層１３（第１導電型半導体層）とが順番に積層されている。 - 特許庁

The method of manufacturing the photovoltaic element including an n-type semiconductor substrate, an amorphous or microcrystalline n-type semiconductor layer provided on the semiconductor substrate, and an amorphous or microcrystalline p-type semiconductor layer provided on the semiconductor substrate includes a process of forming the p-type semiconductor layer after a process of forming the n-type semiconductor layer.例文帳に追加

本発明に係る光起電力素子の製造方法は、ｎ型の半導体基板と、前記半導体基板上に設けられる非晶質又は微結晶のｎ型半導体層と、前記半導体基板上に設けられる非晶質又は微結晶のｐ型半導体層と、を備える光起電力素子の製造方法であって、前記ｎ型半導体層を形成する工程を経た後に前記ｐ型半導体層を形成する工程を含む。 - 特許庁

The protection diode includes: a p-type semiconductor region; an n-type semiconductor region; and the pn-junction interface on which the p-type semiconductor region and the n-type semiconductor region abut each other, wherein recesses and protrusions of the p-type semiconductor region and the n-type semiconductor region are alternatively arranged along the extending direction of the pn-junction interface.例文帳に追加

保護ダイオードは、ｐ型半導体領域と、ｎ型半導体領域と、ｐ型半導体領域およびｎ型半導体領域が当接するｐｎ接合面とを有し、ｐ型半導体領域およびｎ型半導体領域はそれぞれ、ｐｎ接合面の延在方向に沿って凹部と凸部が交互に配置される。 - 特許庁

A method for measuring impurity distribution of a semiconductor device provided with a p-type semiconductor region and an n-type semiconductor region includes an observation step of acquiring an SEM image of an observation face including the p-type semiconductor region and the n-type semiconduction region while applying a reverse bias voltage to the p-type semiconductor region and the n-type semiconductor region.例文帳に追加

この不純物分布測定方法は、ｐ型半導体領域及びｎ型半導体領域を備える半導体装置の不純物分布を測定する方法であって、ｐ型半導体領域及びｎ型半導体領域に逆バイアス電圧を印加しつつ、ｐ型半導体領域及びｎ型半導体領域を含む観察面のＳＥＭ像を取得する観察工程を含む。 - 特許庁

By forming a plurality of p-type semiconductor regions 13 on the main surface side of an n-type semiconductor substrate 10 separately or so as to be partially overlapped, and forming an n-type semiconductor region 17 shallow over the adjacent p-type semiconductor regions 13, the mutually opposing shallow regions of the adjacent p-type semiconductor regions 13 are compensated by an overlap with the n-type semiconductor region 17.例文帳に追加

ｎ型の半導体基板１０の主面側に複数のｐ半導体領域１３を離してまたは一部が重なるように形成し、隣り合うｐ半導体領域１３にまたがってｎ半導体領域１７を浅く形成することによって、隣り合うｐ半導体領域１３の相対峙する浅い領域をｎ半導体領域１７との重なりによって補償する。 - 特許庁

A thermal/electrical conversion module 1 according comprises an n-type semiconductor region 2 containing bismuth and tellurium, a p-type semiconductor region 3 containing bismuth and tellurium, porous ceramics 4 for bundling the n-type semiconductor region 2 and the p-type semiconductor region 3, and electrodes 5A, 5B for connecting the n-type semiconductor region 2 and the p-type semiconductor region 3.例文帳に追加

本発明の熱電変換モジュール１によれば、ビスマス及びテルルを含むＮ型半導体領域２と、ビスマス及びテルルを含むＰ型半導体領域３と、Ｎ型半導体領域２と、Ｐ型半導体領域３とを結束する多孔質セラミックス４と、Ｎ型半導体領域２とＰ型半導体領域３とを接続する電極５Ａ、５Ｂとを備えて構成する。 - 特許庁

The semiconductor light-emitting element 10 has a p-type semiconductor layer 2 and an n-type semiconductor layer 4 formed on an n-type GaAs substrate 1.例文帳に追加

本発明の半導体発光素子１０は、例えばｎ型ＧａＡｓ基板１上に設けられたｐ型半導体層２とｎ型半導体層４とを備える。 - 特許庁

A p-type semiconductor layer 12, whose conductivity is different from the n-type semiconductor layer 3 is formed at the interface between the n-type semiconductor layer 3 and a silicon oxide film 2.例文帳に追加

また、ｎ−型半導体層３と前記シリコン酸化膜２との界面に、ｎ−型半導体層３と導電型の異なるｐ型半導体層１２が形成される。 - 特許庁

In an embodiment, an N^- type second semiconductor layer 12 of a first conductivity type is formed on an N^++ type first semiconductor layer 11 in a semiconductor device 10.例文帳に追加

一実施形態によれば、半導体装置１０は、Ｎ^＋＋型の第１半導体層１０上にＮ^−型の第１導電型の第２半導体層１２が形成されている。 - 特許庁

The n-type channel semiconductor 5 is provided along the p^+-type gate semiconductor 4 and electrically connected to the fourth region 3d of the n-type drift semiconductor 3.例文帳に追加

ｎ型チャネル半導体部５は、ｐ^＋型ゲート半導体部４に沿って設けられ、ｎ型ドリフト半導体部３の第４の領域３ｄに電気的に接続されている。 - 特許庁

A step of a surface of the first n-type semiconductor spacer layer 23 results from the heavily doped p-type semiconductor mesa 19, so a curvature of an interface between the second DBR 25 and the first n-type semiconductor spacer layer 23 is small.例文帳に追加

第１のｎ型半導体スペーサ層２３の表面の段差は、高濃度ｐ型半導体メサ１９に起因するので、第２のＤＢＲ２５と第１のｎ型半導体スペーサ層２３との界面の曲がりは小さい。 - 特許庁

In the GaN-based semiconductor element 1, an n-type semiconductor layer 3, an active layer 4 and a p-type semiconductor layer 5 are successively laminated on an n-type GaN substrate 2.例文帳に追加

ＧａＮ系半導体発光素子１は、ｎ型のＧａＮ基板２上に、ｎ型半導体層３、活性層４、ｐ型半導体層５が順次積層されている。 - 特許庁

An integrated circuit 1 includes a substrate of P-type semiconductor, and a plurality of circuit formation elements where a P-type semiconductor part of P-type semiconductor is interposed between adjoining N wells, locally including the N well.例文帳に追加

さらに、集積回路１は、Ｐ型半導体から成る基板と、Ｎウェルを一部に有し、隣接するＮウェルの間にＰ型半導体から成るＰ型半導体部が介在されて構成されている複数の回路形成素子とを備える。 - 特許庁

Furthermore, the P-type nitride SEMICONDUCTOR layer 4, the active layer 3, and the N-type nitride semiconductor layer 2 are partially etched to make the N-type nitride semiconductor layer 2 exposed so as to form a strip resonator where light is emitted from the active layer 3.例文帳に追加

さらに、ｐ型窒化物半導体層４、活性層３、およびｎ型窒化物半導体層２の一部をエッチングしてｎ型窒化物半導体層２を露出させ、活性層３より発光する帯状のレーザ共振器を形成する。 - 特許庁

The n-type semiconductor layer 13 is formed by an epitaxial growing method so as to retain the recess of the trench 12 on the inner wall of the trench 12, and a p-type semiconductor layer 14 is similarly formed on the surface of the n-type semiconductor layer 13.例文帳に追加

トレンチ１２の内壁上にトレンチ１２の凹みを残すようにＮ型半導体層１３をエピタキシャル成長法により形成し、同様にＮ型半導体層１３の表面上にＰ型半導体層１４を形成する。 - 特許庁

The P-type semiconductor substrate 1, the N-type semiconductor region 2, and the N-type semiconductor region 3 are connected to a ground power supply Vee, a positive power supply Vcc, and an input terminal IN and an internal circuit A, respectively.例文帳に追加

Ｐ型半導体基板１は接地電源Ｖｅｅに、Ｎ型半導体領域２は正電源Ｖｃｃに、Ｎ型半導体領域３は入力端子ＩＮおよび内部回路Ａに接続されている。 - 特許庁

This semiconductor light emitting element 1 includes an n-type semiconductor layer 140, a light emitting layer 150, a p-type semiconductor layer 160, a transparent electrode 170, a p-side electrode 300 formed on the transparent electrode 170, and an n-side electrode 400 formed on the n-type semiconductor layer 140.例文帳に追加

半導体発光素子１は、ｎ型半導体層１４０、発光層１５０、ｐ型半導体層１６０、透明電極１７０、透明電極１７０に形成されるｐ側電極３００、ｎ型半導体層１４０に形成されるｎ側電極４００を備える。 - 特許庁

A semiconductor light-emitting element 1 comprises: an n-type semiconductor layer 140; a light-emitting layer 150; a p-type semiconductor layer 160; a transparent conductive layer 170; a p-electrode 300 formed on the transparent conductive layer 170; and an n-electrode 400 formed on the n-type semiconductor layer 140.例文帳に追加

半導体発光素子１は、ｎ型半導体層１４０、発光層１５０、ｐ型半導体層１７０、透明導電層１７０、透明導電層１７０上に形成されるｐ電極３００、ｎ型半導体層１４０上に形成されるｎ電極４００を備える。 - 特許庁

To provide an n-type nitride semiconductor laminate that can grow a nitride semiconductor layer with excellent crystallinity, and to provide a semiconductor device using the n-type nitride semiconductor laminate.例文帳に追加

窒化物半導体層を結晶性良く成長させることのできるｎ型窒化物半導体積層体およびこれを用いる半導体素子を提供する。 - 特許庁

A GaN-based semiconductor layer 21 of the GaN-based semiconductor region 15 consists, e.g., of an n-type GaN-based semiconductor, wherein the n-type GaN-based semiconductor includes silicon.例文帳に追加

ＧａＮ系半導体領域１５のＧａＮ系半導体層２１は例えばｎ型ＧａＮ系半導体からなり、ｎ型ＧａＮ系半導体にはシリコンが添加されている。 - 特許庁

The organic semiconductor device, provided with the n-type organic semiconductor layer pinched between the source electrode and the drain electrode, is equipped with the p-type organic semiconductor layer interposed at a middle point in the n-type organic semiconductor layer and the gate electrode embedded in the p-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｎ型有機半導体層を備えた有機半導体素子において、ｎ型有機半導体層の中間に介在されたｐ型有機半導体層と、ｐ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

The organic semiconductor device provided with a p-type organic semiconductor layer pinched between a source electrode and a drain electrode is equipped with an n-type organic semiconductor layer, interposed at a middle point in the p-type organic semiconductor layer and a gate electrode embedded in the n-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｐ型有機半導体層を備えた有機半導体素子において、ｐ型有機半導体層の中間に介在されたｎ型有機半導体層と、ｎ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

Thermoelecric conversion efficiency of the p-type semiconductor element Ph and the n-type semiconductor element Nh becoming one end of the cascade semiconductor element is different from that of the p-type semiconductor element Pc and the n-type semiconductor element Nc becoming the other end.例文帳に追加

カスケード半導体素子の一端となるＰ型半導体素子Ｐｈ及びＮ型半導体素子Ｎｈの熱電変換効率と、他端となるＰ型半導体素子Ｐｃ及びＮ型半導体素子Ｎｃの熱電変換効率とは異なっている。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film 12 and a p-type semiconductor film 11, or a laminated composite body obtained by laminating the p-type semiconductor films 11 on front and back surfaces of the n-type semiconductor film 12, and the shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁

To solve the following problem; it is difficult to manufacture a semiconductor light emitting element which emits light between a conduction band and a valence band when a p-type or n-type semiconductor is difficult to manufacture in a conventional semiconductor light emitting element which is constituted of junction between a p-type semiconductor and an n-type semiconductor.例文帳に追加

従来の半導体発光素子は、主に、ｐ型半導体とｎ型半導体の接合から構成されるが、ｐ型又はｎ型の半導体が作製困難な場合には伝導帯と価電子帯の間で発光する半導体発光素子を作製することが難しい。 - 特許庁

The semiconductor light emitting element has a laminate structure including n-type semiconductor layers 102 and 103, p-type semiconductor layers 110 and 111, and an active layer 105 interposed between those n-type semiconductor layers 102 and 103 and p-type semiconductor layers 110 and 111.例文帳に追加

半導体発光素子は、ｎ型半導体層１０２，１０３と、ｐ型半導体層１１０，１１１と、これらｎ型半導体層１０２，１０３とｐ型半導体層１１０，１１１との間に介在する活性層１０５とを含む積層構造を有する。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film and a p-type semiconductor film, or a laminated composite body obtained by laminating the p-type semiconductor films on the surface and the back surface of the n-type semiconductor film, and its shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁

The first P-type semiconductor region P1, the first N-type semiconductor region N1, the second P-type semiconductor region P2, and the second N-type semiconductor region N2 are disposed in order from the side of one main surface 2 of the semiconductor substrate 1 to the other main surface 3.例文帳に追加

半導体基体１の一方の主面２側から他方の主面３に向って第１のＰ型半導体領域Ｐ1、第１のＮ型半導体領域Ｎ1、第２のＰ型半導体領域Ｐ2、第２のＮ型半導体領域Ｎ２が順次に配置されている。 - 特許庁

The visible-light response type photocatalyst has a p-type organic semiconductor and a n-type organic semiconductor, wherein the photocatalyst consists of a three-layer structure in which the p-type organic semiconductor and the n-type organic semiconductor are laminated on an adsorption material layer in this order.例文帳に追加

ｐ型有機半導体とｎ型有機半導体と吸着材とを含有する可視光応答型光触媒であり、具体的には、吸着材層上に、ｐ型有機半導体層及びｎ型有機半導体層がこの順に積層した三層構造を有する可視光応答型光触媒に関する。 - 特許庁