「parallel capacitance」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

They are inserted in parallel with equivalent plasma capacitance or the like between the electrodes 32, 33 in the form of series connection.例文帳に追加

これらは、直列接続された状態で、電極３２，３３間に等価プラズマ静電容量等と並列に挿入されている。 - 特許庁

A coil L1 and a first capacitor C1 constitute a parallel circuit, and the capacitor C1 is connected in parallel with a series circuit of a second capacitor C2 and a variable capacitance diode D1.例文帳に追加

コイルＬ１と第１のコンデンサＣ１による並列回路を構成し、コンデンサＣ１に対して並列に、第２のコンデンサＣ２と可変容量ダイオードＤ１による直列回路を接続する。 - 特許庁

The load circuit network 132 generates a parallel inductance and a parallel capacitance to minimize power losses related to the switch 128, by generating a transient response crossing the switch 128.例文帳に追加

負荷回路網１３２は、スイッチ１２８を横切る過渡応答を生成することにより、スイッチ１２８に関連した電力損失を最小にする並列インダクタンス及び並列キャパシタンスを生成する。 - 特許庁

The coil L and the variable capacitance diodes D1, D2 form a parallel resonance circuit 12, and the pn-junction diodes D3, D4 are arranged in the outside of the resonance loop of the parallel resonance circuit 12.例文帳に追加

コイルＬと可変容量ダイオードＤ１、Ｄ２で並列共振回路１２を構成し、ｐｎ接合ダイオードＤ３、Ｄ４が並列共振回路１２の共振ループの外に配置されている。 - 特許庁

The first capacitor C1 increases its capacitance with a temperature rise, while the second capacitor C2, connected in parallel with the first capacitor C1, decreases its capacitance with the rise in temperature.例文帳に追加

第１コンデンサＣ１は温度上昇により静電容量が増加する一方、第２コンデンサＣ２は第１コンデンサＣ１に並列に接続されており、温度上昇により静電容量が減少する。 - 特許庁

The dropped voltages are applied to control electrodes of parallel-connected controlled variable capacitance elements MOS varactors 211-213, to determine the capacitance values of the varactors.例文帳に追加

この降下された各電圧が、並列接続された電圧制御可変容量素子であるＭＯＳ型バラクタ２１_1 〜２１_3 の制御電極に印加され、これらの各ＭＯＳ型バラクタ２１_1 〜２１_3 の容量値が決定される。 - 特許庁

A parallel circuit of a microstrip line L1 and a capacitor C2 is connected with the cathode of a first variable capacitance diode VD1 through a series circuit of a capacitor C5 and a second variable capacitance diode VD2.例文帳に追加

マイクロストリップラインＬ１とコンデンサＣ２の並列回路は、コンデンサＣ５と第２可変容量ダイオードＶＤ２の直列回路を介して、第１可変容量ダイオードＶＤ１のカソードに接続されている。 - 特許庁

Further, one of the terminals of holding capacitance C_S arranged in parallel to liquid crystal capacitance C_LC is connected to the source or drain terminal of the CMOS transmission gate TG, and the other terminal of the holding capacitance C_S is connected to the scanning line Y_n-1 of the next pixel.例文帳に追加

さらに、液晶容量Ｃ_ＬＣと並列に配置された保持容量Ｃ_ｓの一方の端子を、ＣＭＯＳトランスミッションゲートＴＧのソースまたはドレイン端子に接続し、保持容量Ｃ_ｓの他方の端子を、隣の画素の走査線Ｙ_ｎ−１に接続した。 - 特許庁

A parallel capacitance element 3 contained in the electric power system 1 is replaced with a equivalent voltage source 9, for region division.例文帳に追加

また、電力系統１に含まれる並列キャパシタンス要素３を等価電圧源９に置き換えることにより、領域分割を行なう。 - 特許庁

To provide a through-type layered capacitor capable of accomplishing a circuit in which a plurality of electrostatic capacitance components are connected in parallel.例文帳に追加

複数の静電容量成分を並列接続する回路を実現することが可能な貫通型積層コンデンサを提供すること。 - 特許庁

The capacitor 22 is connected to the load 14 in parallel and possesses the capacitance value which increases responding to an increase of the voltage between the terminals of the capacitor 22.例文帳に追加

コンデンサ２２は負荷１４に並列接続され、コンデンサ２２の端子間電圧の増大に応答して増大する容量値を有する。 - 特許庁

A reactance element 2a and a capacitance element 2b are mounted on the device board 2, and connected in parallel to constitute an impedance matching circuit 11.例文帳に追加

上記基板２にリアクタンス素子２ａとキャパシタンス素子２ｂとを実装し、並列に接続してインピーダンス整合回路１１を構成する。 - 特許庁

In the voltage controlled oscillation circuit having a resonance circuit composed of a variable capacitor 14, in which a capacitance value is changed corresponding to an applied voltage, and an inductor 13 parallel connected to the variable capacitor, a fixed capacitor 15 having a fixed capacitance value is parallel connected to the variable capacitor.例文帳に追加

印加される電圧に応じて容量値が変化する可変容量１４と該可変容量に並列に接続されるインダクタ１３とからなる共振回路を有する電圧制御発振回路において、一定の容量値を有する固定容量１５を該可変容量に並列に接続する。 - 特許庁

In a capacitance type hybrid touch panel 100, a sensor 105 is constituted to have a structure in which many transparent parallel electrodes 52 and many transparent parallel electrodes 53 crossing the parallel electrodes 52 are laminated via an insulation layer 102.例文帳に追加

静電容量方式のハイブリッドタッチパネル１００は、センサ部１０５が多数の透明な平行電極５２とその平行電極５２と交差する多数の透明な平行電極５３とが絶縁層１０２を介して積層された構造からなる。 - 特許庁

When charging capacitors with large capacitance 211 and 212 being first and second capacitors with large capacitance, both capacitors with large capacitance are charged in parallel from a power supply 201 for output of a voltage lower than a voltage necessary for driving a flash LED by a first switching state of switching parts 203 and 204.例文帳に追加

第１および第２の大容量コンデンサである大容量コンデンサ２１１，２１２の充電時、切替部２０３，２０４の第１の切替状態により、フラッシュＬＥＤの駆動に必要な電圧より低い電圧を出力する電源２０１から両大容量コンデンサを並列に充電する。 - 特許庁

The second semiconductor chip also includes a circuit comprising a capacitance and a switching device connected in series or parallel with the capacitance; and having the switching device switch on or switch off so that the capacitance goes into a connected state or does not go to a connected state, as a part of the matching circuit.例文帳に追加

さらに、第二の半導体チップが、容量および容量と直列または並列に接続されたスイッチ素子からなる回路を含んでおり、スイッチ素子のオンまたはオフにより容量が整合回路の一部として接続、非接続の状態となるような切替えを行う。 - 特許庁

To reduce effect of parasitic capacitance on each circuit which becomes impossible to be neglected when a capacitance value of a negative feedback circuit is reduced in order to increase the speed of a conventional amplifier circuit having feedback circuit comprised of a parallel connection circuit of resistance and capacitance.例文帳に追加

抵抗と容量の並列接続回路から成る負帰還回路を有する従来のアンプ回路において、回路の高速化を実現するために前記負帰還回路の容量値を低減していくと、回路各部に付随する寄生容量の影響が無視できなくなる。 - 特許庁

The reactor 14 has a structure wherein capacitance Cc caused by the dielectric material and capacitance Cg caused by a space 306 are connected in series, and a series circuit 52 wherein two zener diodes 50a, 50b are connected in their anode terminals, is connected in parallel with the capacitance Cg.例文帳に追加

リアクタ１４は、誘電体によるキャパシタンスＣｃと、空間３０６によるキャパシタンスＣｇとが直列に接続され、さらに、２つのツェナーダイオード５０ａ及び５０ｂをアノード端子同士を接続した直列回路５２を、キャパシタンスＣｇに並列に接続した構成を有する。 - 特許庁

The branch circuit section 6 consists of parallel connection of an FM band pass circuit 20, that shows a low impedance for the FM band and a high impedance for the AM band and an AM band parallel resonance circuit 30, that causes parallel resonance be produced on the AM band signal with the capacitance of the antenna element 1 and a capacitance of the coaxial cable 7.例文帳に追加

そして、分岐回路部６は、ＦＭ帯に対してローインピーダンスとなりＡＭ帯に対してハイインピーダンスとなるＦＭ帯通過回路２０と、ＡＭ帯信号をアンテナ素子１の容量および同軸ケーブル７の容量と共に並列共振させるＡＭ帯並列共振回路３０とが並列接続されることにより構成されている。 - 特許庁

Resistors 1 to 5 are mounted on the upper surface of an insulating substrate 11, and capacitors 41 to 45 having the static electricity capacitance, for example, within 20 times of the floating capacitance Cp are added in parallel to these resistors 1 to 5.例文帳に追加

絶縁性基板１１の上面に抵抗体１〜５を搭載し、それらの抵抗体１〜５各々に、例えば、浮遊容量Ｃｐの２０倍以内の静電容量を有する容量４１〜４５を並列に付加する。 - 特許庁

If the frequency of the receiving signal is low, a number of switches to be turned on is made large, the parallel capacitance becomes large, and the time constant becomes large.例文帳に追加

受信信号の周波数が低い場合には、オンさせるスイッチの数を多くして並列容量を大きくして時定数を大きくする。 - 特許庁

In this case, the auxiliary capacitance electrode 7a is arranged nearly over the entire arrangement region of the data line 3 in parallel to the data line 3.例文帳に追加

この場合、補助容量電極７ａは、データライン３と平行でデータライン３の配置領域のほぼ全域に亘って配置されている。 - 特許庁

To provide an opticalreceiver for avoiding the band deterioration in a parallel feedback differential ampifier circuit due to the unbalance in capacitance at differential inputs.例文帳に追加

差動入力部の容量のアンバランスに起因する並列帰還型差動増幅回路の帯域劣化をなくした光受信器を提供する。 - 特許庁

Since two capacitor parts C1 and C2 are not arranged in parallel but stacked, the capacitance increases without increasing the area of the capacitor 10.例文帳に追加

しかも、２つのキャパシタ部分Ｃ１，Ｃ２を並列させずに積層させたので、キャパシタ１０の面積が増加することなく、その容量が増加する。 - 特許庁

Thus, electrostatic capacitance occurs in a gap with the coil 20, and the element becomes equivalent with a resonance circuit wherein capacitive loads are connected parallel.例文帳に追加

このため、コイル２０との間に静電容量を生じ、当該素子は容量性負荷が並列に接続した共振回路と等価になる。 - 特許庁

The voltage-controlled oscillator 1 includes variable capacitance circuits 115, 116 and 117 for varying capacitive values corresponding to potential differences ΔA, ΔB and ΔC in differential control signals to be inputted, an inductor 101 connected in parallel to the variable capacitance circuits, and a negative resistance circuit 100 connected in parallel to the variable capacitance circuits and the inductor 101.例文帳に追加

電圧制御発振器１は、入力する差動制御信号における電位差ΔＡ，ΔＢ，ΔＣに応じて容量値を変化させる可変容量回路１１５，１１６，１１７と、各可変容量回路に対して並列に接続するインダクタ１０１と、各可変容量回路およびインダクタ１０１に対して並列に接続する負性抵抗回路１００とを含む。 - 特許庁

A gap between the adjacent sensor part and dummy sensor part is not turned into a band shape surrounded by two parallel linear conductors, and since the boundary is not conspicuous, this capacitance type touch sensor looks attractive.例文帳に追加

隣り合うセンサ部とダミーセンサ部のギャップは、平行な２本の線状の導体で囲まれた帯形状とはならず、境界が目立たず見栄えがよい。 - 特許庁

A first preferable example of the cavity is basically constituted by two vertical coupling lines, one conductor line and one capacitance parallel to them.例文帳に追加

ＬＣ共振空胴の第１好ましい実施例は基本的に２本垂直カップリング・ライン、１本伝導線及び並列する１個のキャパシタンスにより構成される。 - 特許庁

The switching element S1 incorporates a parasitic capacitance Cs connected between its one end and the other end and a body diode Dbody connected reversely in parallel.例文帳に追加

スイッチング素子Ｓ１は、その一端と他端との間に接続された寄生容量Ｃｓと、逆並列接続されたボディダイオードＤbodyとを内蔵して有する。 - 特許庁

A VCO (Voltage-Controlled Oscillation) circuit 20 has a coil, a capacitative element 24 which is in parallel with the coil and has a constant capacitance value, and adjustable capacitative elements 22, 23.例文帳に追加

ＶＣＯ回路（２０）は、コイル（２１）と、このコイルに並列の一定容量値の容量素子（２４）と、調整可能な容量素子（２２、２３）とを有する。 - 特許庁

The four capacitors 10 have noise elimination performance four times as much as the capacitance of each capacitor 10 as a whole by being connected in parallel with one another.例文帳に追加

４つのコンデンサ１０は、互いに並列に接続されることにより全体として各コンデンサ１０の容量の４倍のノイズ除去性能を有している。 - 特許庁

To provide a piezoelectric vibration device comprising a base to be used for various piezoelectric vibration chips regardless of a magnitude of parallel capacitance, and its manufacturing method.例文帳に追加

並列容量の大小に関係なく多種の圧電振動片に対して用いられるベースを設けた圧電振動デバイスおよびその製造方法を提供する。 - 特許庁

A touch panel system 1j has touch panels 3c driven in parallel, and a decoder 58 decodes a differential value of capacitance which is calculated by a subtraction unit 41a.例文帳に追加

タッチパネルシステム１ｊは、タッチパネル３ｃが並列駆動され、復号部５８が、減算部４１ａで算出された静電容量の差分値を、復号化する。 - 特許庁

To provide a penetration type laminated layer capacitor to obtain a circuit where a plurality of electrostatic capacitance elements are connected in parallel with only one element.例文帳に追加

１つの素子で複数の静電容量成分を並列接続する回路を実現することが可能な貫通型積層コンデンサを提供すること。 - 特許庁

To provide a printed wiring board which has a plurality of capacitors connected in parallel and can provide large electrostatic capacitance in a comparatively small region.例文帳に追加

並列に接続される複数のコンデンサを有し、比較的小さな領域に大きな静電容量を与えることができる印刷配線板を提供すること。 - 特許庁

Notched parts 10 extended in a direction parallel to drain bus lines 2 are formed in both exposed parts of the storage capacitance electrode 6.例文帳に追加

更に、この露出した部分の双方において、蓄積容量電極６に、ドレインバスライン２と平行な方向に延びる切欠部１０が形成されている。 - 特許庁

For example, the RF coil adjusts the capacitance of the capacitor by switching a plurality of switches between on and off in accordance with the adjustment signal by connecting a plurality of electric paths, having capacitor with prescribed capacitance and a switch which are serially connected, in parallel.例文帳に追加

例えば、ＲＦコイルは、所定容量のコンデンサとスイッチとが直列に接続された電路を複数並列に接続し、調整信号に従って複数のスイッチのオンとオフとを切り替えることでコンデンサの容量を調整する。 - 特許庁

A plurality of capacitors 211a-211f (here the number of the capacitors is totally six that is 2^n multiple ((n) is an integer of 0 to 5) of reference electrostatic capacitance Ca) with different electrostatic capacitance are connected in parallel and switches 212a-212f are connected in series to the capacitors 211a-211f, respectively.例文帳に追加

静電容量Ｃaの２^n倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１ａ〜ｆが並列に接続され、それらコンデンサ２１１ａ〜ｆにはスイッチ２１２ａ〜ｆがそれぞれ直列に接続されている。 - 特許庁

A simulator incorporates a GaN type HEMT equipment circuit model comprising a parallel circuit of a first capacitance Cdr and second resistance Rdr is provided at a drain node and a parallel circuit of a second capacitance Csr and fourth resistance Rsr is provided at a source node in an equivalent circuit model of a compound semiconductor FET.例文帳に追加

化合物半導体ＦＥＴの等価回路モデルにおけるドレイン・ノード側に、第１の容量Ｃｄｒ及び第２の抵抗Ｒｄｒの並列回路を設け、ソース・ノード側に、第２の容量Ｃｓｒ及び第４の抵抗Ｒｓｒの並列回路を設けたＧａＮ系ＨＥＭＴの等価回路モデルを組み込んだシミュレーション装置。 - 特許庁

The serial resonance circuit has resonance frequency that coincides with the resonance frequency of the parallel resonance circuit, wherein the inductance of the serial resonance circuit is Cb×Ra^2 and capacitance is Lb/Ra^2 when the inductance of the parallel resonance circuit is defined as Lb, capacitance as Cb and the resistance of the serial resonance circuit as Ra.例文帳に追加

直列共振回路は並列共振回路の共振周波数と一致した共振周波数を有し、並列共振回路のインダクタンスをＬｂ、キャパシタンスをＣｂとし、直列共振回路の抵抗をＲａとした場合、直列共振回路のインダクタンスはＣｂ・Ｒａ^２、キャパシタンスはＬｂ／Ｒａ^２である。 - 特許庁

The parallel resonance circuit 2 has a resonance frequency that coincides with the resonance frequency of the antenna 1, wherein inductance 21 of the parallel resonance circuit 2 is Ca×Ra^2 and capacitance 22 is La/Ra^2 when the inductance 11 of the antenna 1 is defined as La, capacitance 12 as Ca and resistance 13 as Ra.例文帳に追加

並列共振回路２は空中線１の共振周波数と一致した共振周波数を有し、空中線１のインダクタンス１１をＬａ、キャパシタンス１２をＣａ、抵抗１３をＲａとした場合、並列共振回路２のインダクタンス２１はＣａ・Ｒａ^２であり、キャパシタンス２２はＬａ／Ｒａ^２である。 - 特許庁

A verification apparatus detects, from an equivalent circuit 400 as an NMOS circuit model, a parallel circuit comprising a junction resistance RJLG_S and a junction capacitance CJG_S, and a junction resistance RJLG_D and a junction capacitance CJG_D, and a connection resistance Rdep connecting the parallel circuit to a substrate electrode.例文帳に追加

検証装置は、ＮＭＯＳに関する回路モデルである等価回路４００内から、接合抵抗ＲＪＬＧ_Sおよび接合容量ＣＪＧ_Sと、接合抵抗ＲＪＬＧ_Dおよび接合容量ＣＪＧ_Dとを備える並列回路と、並列回路と基板電極とを接続する接続抵抗Ｒｄｅｐを検出する。 - 特許庁

An antenna matching circuit 6 comprises a first variable capacitance element 7 connected in series with an antenna element 1, a second variable capacitance element 8 connected in parallel with the antenna element 1, a first inductor 9 connected in series with the antenna element 1, and a second inductor 10 connected in parallel with the antenna element 1.例文帳に追加

アンテナ整合回路６は、アンテナ素子１と直列に接続された第１可変容量素子７と、アンテナ素子１と並列に接続された第２可変容量素子８、アンテナ素子１と直列に接続された第１インダクタ９と、アンテナ素子１と並列に接続された第２インダクタ１０とを有する。 - 特許庁

In the capacitor device comprising a capacitor bank 11 composed of a plurality of electric double layer capacitor cells and an electrolytic capacitor 12 connected in parallel to the capacitor bank 11, the capacitance of the parallel-connected electrolytic capacitor 12 is set to be not less than 0.1% and not more than 10% of the capacitance of the capacitor bank 11.例文帳に追加

複数の電気二重層コンデンサセルで構成されるコンデンサバンク１１と、このコンデンサバンク１１に並列接続される電解コンデンサ１２とを具備するコンデンサ装置において、上記並列接続される電解コンデンサ１２の静電容量を、上記コンデンサバンク１１の静電容量の０．１％以上で１０％以下とする。 - 特許庁

The ratio of the inductance of an inductor L11 to the capacitance of a capacitor C11, which are components of an input side LC parallel resonance circuit, is selected differently from the ratio of the inductance of an inductor L12 to the capacitance of a capacitor C12, which are components of an output side LC parallel resonance circuit.例文帳に追加

入力側のＬＣ並列共振回路１ａを構成するインダクタＬ１１のインダクタンス値とキャパシタＣ１１の静電容量値との比率と、出力側のＬＣ並列共振回路２ａを構成するインダクタＬ１２のインダクタンス値とキャパシタＣ１２の静電容量値との比率とを異ならせている。 - 特許庁