「parallel capacitance」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The semiconductor device at least includes: multiple MOS transistors; capacitance elements having dielectrics made of a piezoelectric material, which are arranged near one specific one or more specific ones of the MOS transistors; and a means for applying a voltage in the direction parallel to the polarization vectors of the dielectrics.例文帳に追加

本発明に係る半導体装置は、複数個のＭＯＳトランジスタと、その中の１つ又は２つ以上の特定のＭＯＳトランジスタの近傍に配され、電歪体材料からなる誘電体を有する容量素子と、前記誘電体の分極ベクトルに平行な方向に電圧を印加する手段とを、少なくとも備えたことを特徴とする。 - 特許庁

First slits (region dividing slits) not deposited with metal are formed with width of 0.05-0.2 mm from the margin portion to the heavy edge portion at an interval of 2-15 mm in the width direction of the film, and second slits (fuse function slits) are provided at the capacitance portion in parallel with the region dividing slits.例文帳に追加

そして、０．０５ｍｍ以上、０．２ｍｍ以下の幅でマージン部からヘビーエッジ部にかけて、金属の蒸着されていない第一のスリット（領域分割スリット）を２ｍｍ以上、１５ｍｍ以下の間隔でフィルムの幅方向に形成するとともに、前記静電容量部に前記領域分割スリットに平行する第二のスリット（ヒューズ機能スリット）を設けた。 - 特許庁

An inverting amplifier circuit is configured by connecting a feedback resistor 13 in parallel across an inverter 11, a crystal vibrator 14 is connected between input and output terminals of the inverting amplifier circuit, and oscillation capacitors 15, 16 are connected to the inverting amplifier circuit to provide a fixed load capacitance between a reference level and an oscillation circuit configured thereby.例文帳に追加

インバータ１１の両端に並列に接続された帰還抵抗１３により反転増幅回路を構成し、この反転増幅回路の入出力端に水晶振動子１４が接続されており、これにより構成される発振回路と基準電位の間に固定の負荷容量を与えるために、発振用のコンデンサ１５，１６が接続されている。 - 特許庁

A plurality of discrete time analog processing circuits 101 are connected in parallel with each other, a gm value and a capacitance of a capacitor in each circuit system are set independently based on a prescribed condition, and an output signal obtained from each circuit system is synthesized by means of a buffer capacitor 102, so that an equivalently high-dimensional IIR filter property is achieved.例文帳に追加

複数の離散時間アナログ処理回路１０１を並列に接続し、各々の回路系統におけるｇｍ値やキャパシタの容量値を、所定の条件に基づいて独立に設定し、各々の回路系統から得られる出力信号をバッファキャパシタ１０２によって合成することにより、等価的に高次なＩＩＲフィルタ特性を実現する。 - 特許庁

A PD 3 for receiving optical signals is provided in one input IN1 while another dummy PD 4 not entering beams at all is provided in the other input IN2 of a parallel feedback differential amplifier circuit A1, so that two PDs may be monolithically formed also meeting the same bias requirement for avoiding the band deterioration by balancing the capacitance at the differential inputs.例文帳に追加

並列帰還型差動増幅回路Ａ１の一入力ＩＮ１には、光信号を受信する受信用ＰＤ３を設け、他方の入力ＩＮ２には、光を入射しないダミーＰＤ４を設け、これ等両ＰＤをモノリシックにて形成しかつ同一バイアス条件とすることで、差動入力容量のバランスをとって帯域劣化をなくす。 - 特許庁

A relaxation time when charge is stored in the display element of the pixel and other capacitance connected to the display element in parallel is focused on, and the voltage applied between the source and the drain of the transistor in the writing period is suppressed by changing the voltage of the video signal applied to the signal line step by step and finally setting it at the desired level.例文帳に追加

画素の表示素子と、表示素子に並列に接続されたその他の容量とに、電荷が蓄積される緩和時間に着目し、信号線に与えるビデオ信号の電圧を、段階的に推移させながら最終的に所望の高さにすることで、書き込み時においてトランジスタのソースとドレイン間に印加される電圧の大きさを抑える。 - 特許庁

The connection structure of the reference capacitor is provided with input terminals (current terminals) for applying measurement signals to the standard capacitor which connects several capacitors in parallel and forms a desired capacitance and output terminals (voltage terminals), for extracting the measure signals from the standard capacitor at different positions.例文帳に追加

本発明に係る標準コンデンサの接続構造は、複数のコンデンサを並列に接続して所望の静電容量を形成した標準コンデンサに測定信号を加える入力端子（電流端子）と、標準コンデンサからの測定信号を取り出す出力端子（電圧端子）とを、異なる位置に設けたことを特徴とするものである。 - 特許庁

In a solenoid drive circuit, a power source VO, a first switch Q1, a solenoid SOL, and a second switch Q2 are connected to each other in series, and a first rectifier diode is arranged in reverse, in parallel with a solenoid SOL and the second switch Q2, and a second rectifier diode and a capacitance are arranged in a normal direction, in parallel with the second switch Q2.例文帳に追加

本発明に係わるソレノイド駆動回路は、電源Ｖ０と、第１のスイッチ手段Ｑ１と、ソレノイドＳＯＬと、第２のスイッチ手段Ｑ２とが直列に接続され、ソレノイドＳＯＬ及び第２のスイッチ手段Ｑ２に並列に逆方向に第１の整流ダイオードＤ１が接続され、第２のスイッチ手段Ｑ２に並列に順方向に第２の整流ダイオードＤ２と容量手段Ｃ１とがこの順に接続され、第１のスイッチ手段Ｑ１及び第２のスイッチ手段Ｑ２が互いに独立に且つ同時に駆動される。 - 特許庁

An integration circuit 10, in which an amplifier and an integration capacitor are connected in parallel between an input terminal and an output terminal, has a means of switching the capacitance of the integration capacitor to either one of Cf_1 to CfK and stores the charge output from a photodiode PD at the integration capacitor to output an integrated voltage according to the amount of the stored charge.例文帳に追加

積分回路１０は、アンプと積分容量部とが入力端子と出力端子との間に並列的に設けられ、積分容量部の容量値をＣｆ_1〜Ｃｆ_Kの何れかに切り替える容量値切替手段を有し、フォトダイオードＰＤから出力された電荷を入力して積分容量部に蓄積し、この蓄積した電荷の量に応じた値の積分電圧を出力する。 - 特許庁

To provide a semiconductor device assembly that can provide comparatively high current required for a semiconductor device with newer and higher power, and at the same time, that can suppress the problem which results from the high inductance effects, signal crosstalks, and capacitance that are usually related to a resistive power loss and a currently usable parallel bonding wire structure.例文帳に追加

より新しく、より高いパワーの半導体デバイスに必要な比較的高い電流を提供可能であると同時に、抵抗性電力損失ならびに現在利用可能な並列ボンディングワイヤ構造に通常関連する高インダクタンス、信号クロストーク、および静電容量効果に起因する問題を最小限に抑えることが可能な半導体デバイスアセンブリを提供すること。 - 特許庁

A switch circuit arranged in one-side wire line of a branch power line BL comprising a pair of wire lines WL1, WL2 branching from a core power line ML to supply power to a power load LD is formed with a parallel circuit of an opening-closing switch SW for switching turning-on/off of current between two terminals, and a capacitor C1 having capacitance of 1-100 nF.例文帳に追加

基幹電力線ＭＬから分岐して電力負荷ＬＤに電力を供給する１対のワイヤ線路ＷＬ１，ＷＬ２からなる分岐電力線ＢＬの一方側のワイヤ線路に設けられるスイッチ回路を、２端子間の電流のオンオフを切り替える開閉スイッチＳＷと、電気容量が１ｎＦ以上１００ｎＦ以下のコンデンサＣ１の並列回路で構成する。 - 特許庁

The antenna apparatus comprises an antenna element 22, an LC parallel resonant circuit 31 for make the antenna element 22 resonate in a plurality of frequency bands, the resonant circuit 31 comprises a T-type circuit or a π-type circuit composed of an inductance element 26 as a shunting element and capacitance elements 29 and 30 for preventing an impedance from becoming infinite within a predetermined frequency band.例文帳に追加

アンテナ素子２２と、アンテナ素子２２を複数の周波数帯域で共振させるためのＬＣ並列共振回路３１とを備え、ＬＣ並列共振回路３１は、所定の周波数帯域でインピーダンスが無限大になるのを防ぐためのシャント素子としてのインダクタンス素子２６とキャパシタンス素子２９および３０とからなるＴ型回路またはπ型回路を備える。 - 特許庁

A resonance circuit 11 to resonate with parasitic capacitance of a PIN diode D in an off state by at least two kinds of different frequency bands, so as to block the passage of the signals of the different frequency bands in the off state to an output end OUT, is connected in parallel to the PIN diode D which is turned on in response to a prescribed bias voltage +V.例文帳に追加

所定バイアス電圧＋Ｖに応答してオン状態になるＰＩＮダイオードＤには、オフ状態にあるＰＩＮダイオードＤの寄生キャパシタンスと少なくとも２種類の異なる周波数帯で共振して、オフ状態におけるこれら異なる周波数帯の信号の、出力端ＯＵＴへの通過を阻止する共振回路１１が並列接続されている。 - 特許庁

One of a capacitance element 7, an inductance element 8, and a resistance element is connected to a coupling terminal and the termination side of the sub-line in series or parallel, and respective element values are so set that isolation characteristics in an in-use frequency band are improved.例文帳に追加

任意長の二つのマイクロストリップラインを、微小間隙を挟んで平行に並べ、一方を主線路、他方を副線路とし、前記副線路のカップリング端子及び終端側夫々に直列又は並列にキャパシタンス素子、インダクタンス素子、抵抗素子のいずれかを接続し、使用周波数帯域内のアイソレーション特性を改善するように前記各素子値を設定するように方向性結合器を構成する。 - 特許庁

The snubber circuit connected in parallel with a target semiconductor element and protecting the semiconductor element from overvoltage comprises a series circuit of a DC power supply of predetermined voltage, and a variable capacitor having a capacitance which decreases as the voltage being applied to the opposite ends of the DC power supply rises and increases as the applying voltage lowers.例文帳に追加

保護対象の半導体素子と並列に接続されて、過電圧から該半導体素子を保護するスナバ回路であって、このスナバ回路は、所定電圧の直流電圧源と、その両端に印加される電圧が高くなるとその静電容量が減少する一方、印加される電圧が低くなると静電容量が増加する可変容量コンデンサとが直列に接続された直列回路を備える。 - 特許庁

The micro electromechanical element has a micro electromechanical element body provided with a drive element opposing a lower electrode through a space and driving it electrostatically wherein a protective circuit comprising a capacitive element having capacitance lower than that between the lower electrode and the drive element is connected in parallel with wiring connected with the drive element or the drive element terminal or the drive element.例文帳に追加

本発明の微小電気機械素子は、下部電極に対して空間を挟んで対向し静電駆動する駆動体を備えた微小電気機械素子本体を有し、前記駆動体に接続された配線または駆動体端子または前記駆動体に並列に、前記下部電極と駆動体間の容量より低い容量の容量素子からなる保護回路が接続されていることを特徴とする。 - 特許庁

Relating to an electronic tuner provided with a voltage- controlled oscillation circuit VCO which controls a parallel resonance circuit using a variable capacitance diode with a tuned voltage, the Q-value of the resonance circuit is prevented from dropping by limiting a tuned voltage to a prescribed positive value or higher by connecting a diode 24 between the tuned-voltage supplying line 20 to the oscillation circuit VCO and a voltage supplying line 28.例文帳に追加

可変容量ダイオードを用いる並列共振回路を同調電圧で制御する電圧制御発振回路ＶＣＯを備える電子チューナにおいて、電圧制御発振回路ＶＣＯへの同調電圧供給ライン２０と電圧供給ライン２８との間にダイオード２４を接続することにより、同調電圧を所定の正の電圧以上に制限して、共振回路のＱの低下を防止する。 - 特許庁

The resonant circuit comprises an insulating gate type semiconductor element comprising a collector terminal, an emitter terminal, and a gate terminal; a diode which is connected to the insulating gate semiconductor element back-to-back; an inductance connected in series to the insulating gate semiconductor element; a resonant capacitor which serially resonates with the inductance; and a means for changing a capacitor capacitance on the voltage applied parallel to the insulating gate semiconductor.例文帳に追加

本発明の共振回路は、コレクタ端子とエミッタ端子とゲート端子を有する絶縁ゲート型半導体素子と、絶縁ゲート半導体素子と逆並列に接続されるダイオードと、絶縁ゲート半導体素子と直列に接続されるインダクタンスと、インダクタンスと直列共振させる共振コンデンサと、絶縁ゲート半導体と並列に印加電圧によってコンデンサ容量が変化する手段を設けた。 - 特許庁

A tunable oscillator includes a first transistor, a second transistor connected in parallel with the first transistor, a noise feedback and bias network coupled to the first and the second transistors, a planar coupled resonator network coupled to the first and the second transistors, and a means for dynamically tuning the resonant frequency of the planar coupled resonator network and the junction capacitance of the first and the second transistors.例文帳に追加

第１のトランジスタと、第１のトランジスタと並列に接続された第２のトランジスタと、第１および第２のトランジスタに結合したノイズフィードバック・バイアス回路網と、第１および第２のトランジスタに結合した平面結合共振器回路網と、平面結合共振器回路網の共振周波数と第１および第２のトランジスタの接合静電容量を動的に調整するための手段とを備える。 - 特許庁

The voltage-controlled oscillator includes a Colpitts oscillation circuit to a transistor of which a series circuit comprising: a WAVE electrode SAW resonator resonated at a prescribed frequency; and a variable capacitance element for controlling the prescribed frequency on the basis of an external control voltage and an extension coil are connected, and the extension coil is connected in parallel with the WAVE electrode SAW resonator the resonance characteristic of which is enhanced.例文帳に追加

本発明の電圧制御型発振器は、所定の周波数で共振するＷＡＶＥ電極型ＳＡＷ共振子と外部からの制御電圧に基づいて所定の周波数を制御する可変容量素子との直列回路と、伸張コイルとをそれぞれトランジスタに接続したコルピッツ型の発振回路を備え、共振特性の改善が図られたＷＡＶＥ電極型のＳＡＷ共振子と並列に前記伸張コイルを接続する。 - 特許庁

The antenna device comprises an antenna 11, a variable capacitor 12 arranged closely to the antenna 11 and connected in series or parallel to the antenna 11 to form a resonance circuit, a tuning voltage supply terminal 14 for supplying a tuning voltage to vary the electrostatic capacitance of the variable capacitor 12, and an output/input terminal 16 that outputs/inputs power from/to the resonance circuit.例文帳に追加

アンテナ１１と、このアンテナ１１に近接して配置されるとともにこのアンテナ１１と直列或いは並列接続して共振回路を形成する可変容量コンデンサ１２と、この可変容量コンデンサ１２の静電容量を可変すべく同調電圧を供給する同調電圧供給端子１４と、共振回路からの電力の取り出し或いは電力の供給をする入出力端子１６とを有するものである。 - 特許庁