「parallel input-output unit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The attenuator switch 272 comprises a signal line 47 composed of a variable resistor 41 connecting a signal input unit 43 and a signal output unit 45, and a signal line 48 arranged in parallel to the signal line 47 and composed of a variable resistor 42 connecting a signal input unit 44 and a signal output unit 46.例文帳に追加

減衰器スイッチ２７２は、信号入力部４３と信号出力部４５とを接続する可変抵抗４１よりなる信号ライン４７と、信号ライン４７と並列に設置されて信号入力部４４と信号出力部４６とを接続する可変抵抗４２よりなる信号ライン４８とを有している。 - 特許庁

The input/output device 26 includes other peripheral parts like an external memory interface unit(MIU) 30, a parallel interface unit(PIU) 32 and a series interface unit(SIU) 34 but is not limited by them.例文帳に追加

入力／出力装置２６は、外部メモリ・インターフェース装置（ＭＩＵ）３０、平行インターフェース装置（ＰＩＵ）３２，直列インターフェース装置（ＳＩＵ）３４のように、他の周辺部を含んでいるが、それらに限定されるわけでない。 - 特許庁

The parallel arithmetic unit is equipped with: a plurality of units daisy-chained through a daisy-chain control bus in a predetermined sequence; and an amplifier for receiving an output value to be output by any one of the plurality of units through a unit output bus, and for outputting the received output value as an input value through a unit input bus to each of the plurality of units.例文帳に追加

並列演算装置が、予め定められた順序でデイジーチェーン制御バスを介してデイジーチェーンされている複数のユニットと、複数のユニットの内のいずれか１つが出力する出力値がユニット出力バスを介して入力され、該入力された出力値を複数のユニットのそれぞれにユニット入力バスを介して入力値として出力する増幅器と、を有する。 - 特許庁

The terminal block unit 600 has a plurality of terminals corresponding to a plurality of signal input and/or output through the parallel I/O interface 105.例文帳に追加

端子台ユニット６００は、パラレル入出力インターフェイス１０５を通じて入力および／または出力される複数の信号に対応した複数の端子を有している。 - 特許庁

To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices.例文帳に追加

１台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。 - 特許庁

The video decoding apparatus further comprises a reconstruction unit configured to retrieve in parallel a plurality of input streams of the intermediate representation and to perform a decoding operation on the plurality of input streams in parallel to generate decoded output video data.例文帳に追加

ビデオ復号化装置は、中間表現の複数の入力ストリームを並列に検索し、そして、復号化出力ビデオデータを生成するために、復号化動作を複数の入力ストリームに並列に実行するように構成される、再構成ユニットをさらに備える。 - 特許庁

Each unit substrate part 22 includes: a control circuit mount part 25 on which a control circuit is selectively mounted; a serial parallel IC 26; an input and output circuit part 27; a connection part 28 having four input and output terminals 28a; and a serial communication line 29 connecting the control circuit to the serial-parallel IC 26.例文帳に追加

各単位基板部２２に、制御回路が選択的に実装される制御回路実装部２５、シリアルパラレルＩＣ２６、入出力回路部２７、４個の入出力端子２８ａを備えた接続部２８を設けると共に、制御回路とシリアルパラレルＩＣ２６との間を接続するシリアル通信配線２９を設ける。 - 特許庁

The noise cutoff device 20 is provided with a branch unit 23, a switch 24, and a branch unit 25 connected in series between input/output terminals 21 and 22, and a high-pass filter 29 for a down signal connected to the switch 24 in parallel.例文帳に追加

流合雑音遮断器２０は、入出力端子２１、２２間に分岐器２３、スイッチ２４、分岐器２５を直列に設けると共に、スイッチ２４に下り信号用のハイパスフィルタ２９を並列に接続する。 - 特許庁

An FET Q2 is connected in parallel between the input and the output of the DC/DC converter 2, and this power unit is provided with a time constant circuit 51 which slowly changes the gate signal of the FET Q2.例文帳に追加

ＤＣ／ＤＣコンバータ２の入出力間に並列にＦＥＴＱ２を接続し、このＦＥＴＱ２のゲート信号を緩やかに変化させる時定数回路５１を設ける。 - 特許庁

Signal input units 16a-16f for transmitting the input signal of input equipment to a programmable controller by serial transmission or signal output units for transmitting an output signal from the programmable controller to output equipment by parallel transmission are integrated into a single unit so that they can be increased or decreased, and a relay part 14 and an end block 18 are integrated.例文帳に追加

入力機器の入力信号をシリアル伝送によりプログラマブルコントローラに伝送する信号入力ユニット１６ａ乃至１６ｆ、あるいはプログラマブルコントローラからの出力信号を出力機器にパラレル伝送により信号出力ユニットのそれぞれを増減可能なように単一化して、中継部１４およびエンドブロック１８とを一体にする。 - 特許庁

An FOP 1 includes a plurality of unit fibers 4 the respective optical axes of which are approximately parallel to each other, and an input end surface 2 and an output end surface 3 configured by assembling both end surfaces of the unit fibers 4, respectively.例文帳に追加

ＦＯＰ１は、各々の光軸が相互に略平行となった複数の単位ファイバ４を備え、単位ファイバ４の各々の両端面がそれぞれ集合して構成される入力端面２及び出力端面３を有する。 - 特許庁

A communication unit 13 is connected to a control device for ground equipment 19 that controls a ground equipment 17, and is provided with a serial communication means, a parallel input and output means and a signal control means.例文帳に追加

通信ユニット１３は、地上設備１７を制御する地上設備用制御装置１９に接続され、シリアル通信手段とパラレル入出力手段と信号制御手段とを備える。 - 特許庁

The optical transformation array (60) defines an optical transformation medium (66) between non-parallel input and output surfaces whereby the connector (20) and the data processing unit (12) can be interconnected in a non- perpendicular manner.例文帳に追加

前記光伝送アレイ（６０）は、非平行な入力面と出力面との間に光伝送媒体（６６）を規定し、このコネクタ（２０）と前記データプロセッシングユニット（１２）とは、垂直でない形式で相互に連結され得る。 - 特許庁

In addition, the series unit has an outlet terminal 11 arranged on the front side, and signal input and output terminals 13 and 16 provided so as to protrude from the back surface side of the series unit in the axis line direction substantially parallel to the axis line of the outlet terminal.例文帳に追加

また，前記直列ユニットは，前方側に配置したアウトレット端子１１と，直列ユニットの背面側から前記アウトレット端子の軸線に略平行な軸線方向に突出するように設けられた信号入出力端子１３，１６とを備えている。 - 特許庁

When receiving the operation instruction information in a serial data format or a parallel data format via a common input path 13, the communication path selection unit 22 selects the serial communication path 11a or the parallel communication path 12a as an output path for the operation instruction information, depending on the data format.例文帳に追加

通信経路選択部２２は、シリアルデータ形式又はパラレルデータ形式の動作指令情報が共通の入力経路１３を介して入力されると、そのデータ形式に応じて、シリアル通信経路１１ａ又はパラレル通信経路１２ａを動作指令情報の出力経路として選択する。 - 特許庁

In the semiconductor device in which the plurality of the unit semiconductor devices 11 are connected in parallel, each unit semiconductor device 11 has a protective signal output terminal 20 for outputting a protective signal when the protecting operation is executed, and a protective signal input terminal 22 for receiving the protective signal from another unit semiconductor device.例文帳に追加

単位半導体装置１１を複数個並列接続した半導体装置において、単位半導体装置１１は保護動作を行う場合に保護信号が出力される保護信号出力端子２０および他の単位半導体装置からの保護信号を受ける保護信号入力端子２２を有する。 - 特許庁

A power unit 20 is equipped with a plurality of DC-DC converters 10_A to 10_C and is formed by connecting the respective input sides and output sides of the individual DC-DC converters in parallel.例文帳に追加

複数個のＤＣ−ＤＣコンバータ１０_AないしＤＣ−ＤＣコンバータ１０_Cを備え、各々のＤＣ−ＤＣコンバータの入力側および出力側の各々を並列接続して形成される電源装置２０を構成する。 - 特許庁

Accordingly, the output terminals 20 and the input terminals 22 of all the devices 11 connected in parallel are connected, and hence the protecting operations of all the devices 11 are simultaneously executed based on the protective signal output from the arbitrary unit semiconductor device.例文帳に追加

従って、並列接続した全ての単位半導体装置１１の保護信号出力端子２０および保護信号入力端子２２を連結することにより、任意の単位半導体装置が出力した保護信号に基づいて全ての単位半導体装置１１の保護動作が同時に行われる。 - 特許庁

The multiplex PWM cycloconverter is arranged such that output terminals of respective phases of p unit converters in an n input m output PWM cycloconverter comprising n*m bidirectional switches (n, m and p are integers of 2 or larger, respectively) are connected in parallel through reactors to have m outputs, as a whole.例文帳に追加

双方向スイッチｎ*ｍ個で構成されるｎ入力ｍ出力ＰＷＭサイクロコンバータの単位変換器ｐ個（ｎ，ｍ，ｐはそれぞれ２以上の整数）の各相出力端子をリアクトルを介して並列接続し、全体としてｍ個の出力端子を持つように構成した多重PWMサイクロコンバータを提案する。 - 特許庁

This power unit 20 has a structure in which a first switch P2a to be turned on when the unit is activated and a second switch P2b to be turned on when an output voltage Vout reaches an input voltage Vin are connected in parallel between a backgate and a source of a synchronous rectification transistor P1.例文帳に追加

本発明に係る電源装置２０は、同期整流トランジスタＰ１のバックゲートとソースとの間に、装置が起動されたときにオン状態とされる第１スイッチＰ２ａと、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに達したときにオン状態とされる第２スイッチＰ２ｂと、を並列に接続して成る構成とされている。 - 特許庁

To enable the AC power unit equipped with a transformer to hold the output voltage in a stable state even if the input voltage varies, and also improve the power factor and receive electric power from different power lines in parallel.例文帳に追加

変圧器を備えた交流電源装置において、入力電圧が変動する場合であっても出力電圧を安定した状態に維持可能になると共に、力率の改善や異なる電力回線からの並列受電などを容易に行い得るようにすること。 - 特許庁

In a filter unit 3, a plurality of filters 1 and 2 for passing the frequency signals of a specified band are parallel connected, a load circuit is connected to at least one of input and output stages, and each of filters 1 and 2 is formed into impedance value Z having a resistor R and a reactance part X.例文帳に追加

フィルタユニット3は、特定帯域の周波数信号を通過させる複数のフィルタ1、2を並列に接続し、入力段又は出力段の少なくとも一方には負荷回路が接続され、各フィルタ1、2は抵抗要素Ｒとリアクタンス部Ｘを有するインピーダンス値Ｚに形成されている。 - 特許庁

The operation system for operation by inputting a command and an operand from a CPU, is composed of a memory group 13, an address control sequencer 12 and an arithmetic unit 14 and executes polynominal operation and parallel operation by designating the input/output addresses of memories of plural sets from the command and the operand.例文帳に追加

ＣＰＵからコマンドとオペランドを入力して演算を行う演算装置であって、メモリ群１３とアドレスコントロールシーケンサ１２と演算装置１４から構成され、コマンドとオペランドから複数組のメモリの入出力アドレスを指定して多項演算および並列演算を実行する。 - 特許庁

When a management packet recognition section 512 of the node 402 detects this packet and informs a selector 505 about the detection of the packet, the selector 505 selects an input from a parallel output buffer 504, and receives the packet that the node unit 402 cannot receiver, so as to reconfigure a ring which uses an active system and a standby system which does not use the interrupted part of the transmission line.例文帳に追加

ノード４０２の管理パケット認識部５１２がこのパケットを検知し、セレクタ５０５に通知すると、セレクタ５０５は、並列出力バッファ５０４からの入力を選択し、ノード装置４０２が受信できなかったパケットを受信し、切断箇所を使用しない運用系と予備系によるリングが再構成される。 - 特許庁

The apparatus performs, in parallel, reading processing of image data recorded in the recording medium, recording processing of the read image data into a storage unit, a generating processing of reduced image data according to the image data, and processing for input for inputting order information for performing image output of the image data.例文帳に追加

記録媒体に記録された画像データの読み込み処理と、読み込まれた画像データの記憶部への記録処理と、画像データに対応する縮小画像データの生成処理と、画像データの画像出力を行う注文情報を入力するための入力に係る処理と、表示処理とを、並行して行う。 - 特許庁

In an input/output protective circuit of the semiconductor device with SOI structure, for an external terminal, a unit channel width resistance in a drain resistance of each of a plurality of NMOS transistors which are connected in reverse-bias in parallel is set so that an HBM surge breakdown voltage comparable as the HBM surge breakdown voltage in forward-biased connection is obtained.例文帳に追加

ＳＯＩ構造の半導体装置の入出力保護回路において、外部端子に対し、各々が並列に逆方向バイアス接続される複数のＮＭＯＳトランジスタそれぞれのドレイン抵抗の単位チャネル幅抵抗値を、順方向バイアス接続時のＨＢＭサージ耐圧と同程度のＨＢＭサージ耐圧が得られるように設定する。 - 特許庁

Four sets of circuits wherein rectifier diodes are connected in series at a preceding stage of the one having multistage LEDs connected in parallel with capacitors (hereafter called a lighting unit) are replaced with the rectifier diodes at four sides of a full-wave rectifier bridge which is generally and widely used, and a bridge input is connected with a commercial AC power source and a constant current source is connected with a bridge output.例文帳に追加

コンデンサと並列に多段ＬＥＤを接続したもの（以下、点灯ユニットと呼称）の前段に整流ダイオードを直列に接続した４組の回路を、一般に広く用いられている全波整流ブリッジの４辺の整流ダイオードと置換し、ブリッジ入力に商用交流電源、ブリッジ出力に定電流源を接続する。 - 特許庁

In an input/output protective circuit of the semiconductor device with SOI structure, for an external terminal, a unit channel width resistance in a drain resistance of each of a plurality of NMOS transistors which are connected in reverse-bias in parallel is set so that an HBM surge breakdown voltage comparable as an HBM surge breakdown voltage in forward-biased connection is obtained.例文帳に追加

ＳＯＩ構造の半導体装置の入出力保護回路において、外部端子に対し、各々が並列に逆方向バイアス接続される複数のＮＭＯＳトランジスタそれぞれのドレイン抵抗の単位チャネル幅抵抗値を、順方向バイアス接続時のＨＢＭサージ耐圧と同程度のＨＢＭサージ耐圧が得られるように設定する。 - 特許庁

On an assembled-circuits substrate in which the same circuits including a CPU are formed and segmented, the interface circuits of the output terminal connected to the individual units substrate in parallel is provided at the part other than portions on which the individual units are formed, and the output terminal of the write-in unit can be connected to the input terminal of the interface circuit.例文帳に追加

１枚の回路基板上に、ＣＰＵを含む同一回路が形成されてなる個別ユニット基板が区画されて複数個形成されてなる組み回路基板において、前記回路基板上の前記個別ユニット基板が形成された部分を除く他の部分に、出力端子が該個別ユニット基板に並列的に接続されたインターフェイス回路を設け、該インターフェイス回路の入力端子に、書き込みユニットの出力端子を接続可能にしたものである。 - 特許庁

In this attenuator, a second attenuator selectively connected in parallel is provided between an input and an output of the one or the plurality of unit attenuators.例文帳に追加

共通端子を入力および出力端子とし、連動する一対のトランスファー接点を持つ切換器により通過状態と減衰状態を選択する１個または複数個の単位減衰器と、前記１個の単位減衰器の状態または前記複数個の単位減衰器を縦続接続して各々の状態を制御する状態制御手段とを有し、通過を含む所定の総合減衰量を選択できる減衰器において、１個または複数個の前記単位減衰器の入力と出力間に選択的に並列接続される第二の減衰器が設けられている。 - 特許庁