「phase delay」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Since a reference phase delay circuit 10 and a selector 11 are provided, an output fb of a frequency divider 5 is inputted to the reference phase delay circuit 10.例文帳に追加

リファレンス位相遅延回路１０とセレクタ１１が設けられているので、分周器５の出力ｆｂがリファレンス位相遅延回路１０に入力される。 - 特許庁

The composite material is analyzed by using the acquired data of the phase delay.例文帳に追加

取得した位相遅れのデータを用いて、複合材料の解析を行う。 - 特許庁

The phase control section 140 controls the delay time of the delay circuit 100 so that a feedback clock FBCLK and an external clock EXTCLK have the same phase.例文帳に追加

位相制御部１４０は、フィードバッククロックＦＢＣＬＫと外部クロックＥＸＴＣＬＫとが同位相となるように遅延回路１００の遅延時間を制御する。 - 特許庁

A variable delay circuit 321, a variable phase shifter 322 and a variable attenuator 323 apply delay, phase shift and attenuation processing to a received IF(intermediate frequency) output of a receiver.例文帳に追加

受信機のＩＦ出力を取り込み、可変遅延回路３２１、可変移相器３２２及び可変減衰器３２３で遅延、移相及び減衰させる。 - 特許庁

An interferometer 10 comprises a delay element 12 and a phase shift element 13.例文帳に追加

干渉計１０は、遅延要素１２および移相要素１３を備える。 - 特許庁

A phase detection circuit 50 converts a received quadrature detected signal into phase information and sends the phase information, a delay detector 56 sends, for each symbol, the difference between the inputted phase information and phase information obtained by delaying the inputted phase information by one symbol to an input 206 of a difference circuit 16 and also to a delay detector 14.例文帳に追加

位相検出回路50は受信した直交検波信号を位相情報に変換して送り、遅延検波器56は入力した位相情報とこれを１シンボル遅延した位相情報との差分を１シンボル毎に差分回路16の入力206 に送るとともに、遅延検波器14に送る。 - 特許庁

Thereby, even when the camshaft phase is at a delay angle side compared to the intermediate lock phase while the ignition switch is turned off, the camshaft phase can be reliably locked at the intermediate lock phase.例文帳に追加

これにより、イグニッションスイッチのオフ時にカム軸位相が中間ロック位相よりも遅角側にあったとしても、カム軸位相を中間ロック位相で確実にロックできる。 - 特許庁

Then the phase difference obtained by the delay unit 3 is compared with the basic phase difference stored in the base phase difference storage 51 by a phase comparison unit 5.例文帳に追加

そして、上記遅延差分部３により求められた位相差と基準位相差格納部５１に格納された基準位相差とを位相比較部５により比較する。 - 特許庁

A first retarder 23 outputs a cancel signal S2 with a phase delay of π/2 towards a phase error detection part 3.例文帳に追加

第１遅延器２３は、キャンセル信号Ｓ２の位相をπ／２遅らせて位相誤差検出部３に出力する。 - 特許庁

The delay circuit 4 shifts phases of dead zones in the vicinities of phase centers of two phase comparators 5 and 7.例文帳に追加

遅延回路４は２つの位相比較器５と７の位相中心近傍における不感帯の位相をずらせる。 - 特許庁

A closed loop delay line system (700) includes a phase lock loop, that provides a phase lock output signal (715).例文帳に追加

閉ループ遅延線システム（７００）はフェーズロック出力信号（７１５）を供給するフェーズロックループを有している。 - 特許庁

A phase comparison is performed between the comparison pulse and the test pulse in which the unit delay amount is provided through the delay line, to determine a unit delay control value corresponding to the unit delay amount.例文帳に追加

そして比較用パルスと、ディレイラインを経て単位遅延量が与えられたテストパルスとの位相比較を行い、単位遅延量に相当する単位遅延制御値を判定する。 - 特許庁

A delay unit 114 delays a delay profile for a reception signal of a branch 1 in order to correct phase deviation of the delay profile for the reception signal of the branch 1.例文帳に追加

遅延部１１４は、ブランチ１受信信号の遅延プロファイルの位相ずれを補正するために、ブランチ１受信信号の遅延プロファイルを遅延させる。 - 特許庁

The control part 18 determines an amplitude delay time and a phase delay time based on the input measurement value to be set in the delay adjustment part 12.例文帳に追加

制御部１８は、入力された測定値に基づいて、振幅遅延時間及び位相遅延時間を決定し、遅延調整部１２に設定する。 - 特許庁

A phase adjustment signal k results from figuring out an optimal delay in such a way that a delay of a system with a smaller path length is equivalent to the difference between the path lengths and a delay of the other system is nulled.例文帳に追加

位相調整信号ｋは、経路長が小さい系の遅延量は経路長の差に相当する分とし、他方の系の遅延量は０とする。 - 特許庁

A delay locked loop DLL circuit is provided with a clock buffer, a phase comparator, a charge pump, a loop filter, a voltage controlled delay circuit and a fixed delay circuit.例文帳に追加

ＤＬＬ回路は、クロックバッファＣＢ、位相比較器ＦＣＰ、チャージポンプＣＰ、ループフィルタＬＦ、電圧制御遅延回路ＶＤＬ、固定遅延回路ＤＬを備える。 - 特許庁

The delay-locked loop is controlled by the phase control signal, locks the phase of the internal clock signal with the phase of the input signal, and generates a recovery locking signal.例文帳に追加

遅延同期ループは、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する。 - 特許庁

A phase accumulator 16 provides a phase delay amount τ necessary for matching the data output phase of the interpolation filter 13 with a channel clock.例文帳に追加

フェーズアキュームレータ１６は、インターポーレーションフィルタ１３のデータ出力位相をチャネルクロックに合わすために必要な位相遅延量τを提供する。 - 特許庁

This phase adjustment device includes a comparison code generation part, an arithmetic part, and a delay part.例文帳に追加

位相調整装置は、比較コード生成部と、演算部と、遅延部とを備える。 - 特許庁

A duct 95 for phase delay is formed following the air chamber 91.例文帳に追加

空気室９１に後続して位相遅延用のダクト９５が設けられている。 - 特許庁

The trigger signal controls a sampling phase in accordance with a first delay control signal.例文帳に追加

該トリガ信号は、第１遅延制御信号に応じて、サンプリングフェーズを制御する。 - 特許庁

ENGINE MISFIRE DETECTION SYSTEM AND METHOD USING OPTIMAL PHASE DELAY ANGLE例文帳に追加

最適位相遅延角を用いたエンジン失火検出システムおよび検出方法 - 特許庁

SYNCHRONOUS SEMICONDUCTOR DEVICE FOR ADJUSTING PHASE OFFSET IN A DELAY LOCKED LOOP例文帳に追加

ＤＬＬで発生する位相オフセットを調整することのできる半導体装置 - 特許庁

A π/4 shift delay detection circuit 60 performs the phase rotation correction of -π/4.例文帳に追加

π／４シフト遅延検波回路６０が−π／４の位相回転補正を行う。 - 特許庁

To automatically and accurately set delay parameters of input channels into phase.例文帳に追加

入力チャンネルの遅延パラメータを位相が合うように自動で正確に設定する。 - 特許庁

When the delayed phase current detection value Iua' of the u-phase is zero, the delayed phase current command value Iv*' of the v-phase subjected to the delay processing by the sampling hold circuit 27 is set to be the imaginary phase current Ivf.例文帳に追加

ｕ相の遅延相電流検出値Ｉｕａ′が零のときは、サンプリングホールド回路２７で遅延処理したｖ相の遅延相電流指令値Ｉｖ^*′を仮想相電流Ｉｖｆとする。 - 特許庁

A buffer circuit (delay elements) having a number of stages corresponding to the phase adjustment value Dp is connected in series with the second delay circuit 32.例文帳に追加

第２遅延回路３２は、位相調整値Ｄｐに応じた段数のバッファ回路（遅延素子）を直列に接続する。 - 特許庁

A delay profile generating means 105 creates a delay profile from an output signal from the in-phase addition means 104.例文帳に追加

遅延プロファイル生成手段１０５が同相加算手段１０４からの出力信号より遅延プロファイルを作成する。 - 特許庁

The delay amount of the delay circuit 110 is controlled following the constant current changing linearly based on the phase comparison results.例文帳に追加

遅延回路１１０の遅延量が、位相比較結果に応じて線形に変化する定電流値に応じて制御される。 - 特許庁

To provide a transmission signal phase matching apparatus for excluding an unnecessary delay and performing adjustment in response to a change in a delay difference between 0 and 1 systems.例文帳に追加

不必要な遅延を排除するとともに０系および１系の遅延差の変化に即応した調整を行う。 - 特許庁

Because any distortion due to incoherent phase is not included in the delay profile, an accurate delay profile can be calculated.例文帳に追加

遅延プロファイルには不揃いの位相による歪みが含まれないから、正確な遅延プロファイルを算出することができる。 - 特許庁

Furthermore, a delay of a certain time on a circuit is also corrected by the map as a delay phase that corresponds to the rotation speed.例文帳に追加

さらに他の回路上の一定時間の遅れもマップにより回転速度に対応した遅れ位相として補正する。 - 特許庁

A first delay circuit 110 gradually delays a clock signal CLK and generates a first delay signal CLK1, a second delay signal CLK2 having a phase faster than the first delay signal CLK1 by a predetermined value, and a third delay signal CLK3 having a phase slower than the first delay signal CLK1 by a predetermined value.例文帳に追加

第１の遅延回路１１０は、クロック信号ＣＬＫを段階的に遅延させて、第１の遅延信号ＣＬＫ１と、第１の遅延信号ＣＬＫ１より位相が所定値早い第２の遅延信号ＣＬＫ２と、第１の遅延信号ＣＬＫ１より位相が所定値遅い第３の遅延信号ＣＬＫ３を生成する。 - 特許庁

The phase detector is used for detecting a phase difference between the external clock signal and an internal clock signal output from the delay line by comparing the phase of the internal clock signal output from the delay line with a phase of the external clock signal.例文帳に追加

位相検出器は、前記外部クロック信号の位相と前記遅延ラインから出力される内部クロック信号の位相とを比較し、外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。 - 特許庁

The delay clock generating circuit has a plurality of delay buffers interconnected in series, inputs the clock signal that is input into the calculating circuit, propagates the plurality of delay buffers, delays the phase of the clock signal by a phase delay amount, and outputs a delay clock signal.例文帳に追加

遅延クロック生成回路は、直列に接続される複数の遅延バッファを備え、算出回路に入力される前記クロック信号を入力し、複数の遅延バッファを伝搬させて、前記クロック信号を位相遅延量だけ位相を遅延して、遅延クロック信号を出力する。 - 特許庁

The phase delay of the extracted first signal component and the phase delay of the extracted second signal component are calculated, and existence of occurrence of the FRET is determined based on these phase delays.例文帳に追加

抽出した第１の信号成分の位相遅れと、抽出した第２の信号成分の位相遅れとを算出し、これらの位相遅れに基づいて、ＦＲＥＴの発生の有無を判定する。 - 特許庁

After a vane rotor is put in relative rotation temporarily toward the angle delay side to the target angle delay phase (S152), the valve timing is fixed to the intermediate lock phase while a phase is shifted to the angle advance side (S160).例文帳に追加

そして、一時的にベーンロータを目標遅角位相まで遅角側に相対回転させてから（Ｓ１５２）、バルブタイミングを進角側に位相変更しつつ中間ロック位相に固定する（Ｓ１６０）。 - 特許庁

A rotational speed and a phase are detected from a voltage detected by a linear voltage detection circuit, and an amount of phase delay by control and an amount phase delay by a circuit are corrected within a controller for restart.例文帳に追加

線間電圧検出回路から検出された電圧から回転数と位相を検出し，制御器内で制御による位相遅れ分と回路による位相遅れ分とを補正し再始動を行う。 - 特許庁

A phase comparator 2 of a PLL(phase-locked loop) circuit inputs an Hin (horizontal synchronous input) signal via a delay circuit 1 and the RET (feedback) signal of a frequency divider circuit 6 via a delay circuit 7 respectively to carry out phase comparison of both signals.例文帳に追加

ＰＬＬ回路において、位相比較器２は、遅延回路１を介してＨｉｎ信号を、他方、遅延回路７を介して分周回路６のＲＥＴ信号を入力して位相比較している。 - 特許庁

To make a minimum unit in which phase matching can be realized small by a delay compensation circuit.例文帳に追加

遅延補償回路で位相合わせを実現できる最小単位を小さくする。 - 特許庁

At least a part of a loop antenna is formed in a meandering shape to increase its phase delay.例文帳に追加

ループアンテナ部の少なくとも一部をメアンダ化して、その位相遅延を大きくする。 - 特許庁

To provide a vector modulator which uses a time delay device and a phase shifter.例文帳に追加

本発明は、時間遅延器及び移相器を用いたベクトルモジュレータを提供する。 - 特許庁

To provide a configuration capable of eliminating a stationary phase error in a delay control circuit.例文帳に追加

遅延制御回路における定常位相誤差を排除できる構成の提供。 - 特許庁

To provide phase and delay locked loops and a semiconductor memory device having the same.例文帳に追加

位相及び遅延同期ループとこれを備えた半導体メモリ装置を提供する。 - 特許庁

This value becomes a value reflecting a phase difference of two delay interferometers of the group 1.例文帳に追加

この値は、グループ１の２つの遅延干渉計の位相差を反映した値となる。 - 特許庁