「phase delay」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The phase of the delay clock signal is adjusted by controlling the delay circuit using the plural interpolating circuits so that the minimum unit of fine adjustment can be reduced.例文帳に追加

複数の補間回路を使用した遅延回路を制御して遅延クロック信号の位相の調整が行われるため、微調整の最小単位を小さくできる。 - 特許庁

A control circuit 103 outputs a control signal according to the detected result by the phase comparison circuit 102, and controls the delay amount of the delay line circuit 101.例文帳に追加

また、制御回路１０３は、位相比較回路１０２の検出結果に応じて制御信号を出力し、ディレイ・ライン回路１０１の遅延量を制御する。 - 特許庁

The variable delay circuit 2 changes setting of control voltage by every clock period by a delay setting circuit 11 and performs phase modulation of the reference clock.例文帳に追加

可変遅延回路２は遅延設定回路１１によりクロック周期毎に制御電圧の設定を変更可能とし、基準クロックの位相変調を行う。 - 特許庁

The PLL circuit is provided with a variable delay circuit (13) for correcting the feedback signal, and performs clock delay correction for reducing the phase difference.例文帳に追加

上記ＰＬＬ回路に、上記フィードバック信号を補正するための可変ディレイ回路（１３）を設け、上記位相差低減のためのクロック遅延補正を行う。 - 特許庁

To provide an EER (Envelop Elimination Restoration) system used as a small delay adjusting circuit with a low cost by devising the delay adjusting circuit which performs the delay adjusting of a phase signal amplifying system and an amplitude signal amplifying system.例文帳に追加

位相信号増幅系と振幅信号増幅系の遅延調整を行う遅延調整回路を工夫することにより、小型で低コストな遅延調整回路となるＥＥＲシステムを提供する。 - 特許庁

Next, a delay element of only a first path of the two paths is switched and the original delay element is used in a second path for calculating a phase difference between different delay elements in the first path.例文帳に追加

次に、２つの経路のうち第１経路のみの遅延素子を切り替え、第２経路については、元の遅延素子を用いて、第１経路における異なる遅延素子間の位相誤差を算出する。 - 特許庁

Since no delay occurs in speed detection, the phase margin of the control system is enlarged to improve stability.例文帳に追加

また、速度の検出に遅れが無くなるので、制御系の位相マージンが大きくなり、安定性が良くなる。 - 特許庁

A 100 Hz progressive picture is supplied to a vertical phase shift filter 21 an a delay circuit 28.例文帳に追加

１００Ｈｚプログレッシブ画像が垂直位相シフトフィルタ２１および遅延回路２８に供給される。 - 特許庁

A delay line 9 is subjected to the phase adjustment, after a pilot signal is injected by the output of the main amplifier 3.例文帳に追加

遅延線９は、主増幅器３出力でパイロット信号が注入された後位相調整する。 - 特許庁

The desired time phase is determined by the desired delay time from a reference wave (R wave) of heartbeat signal (ECG signal).例文帳に追加

所望時相は心拍信号（ＥＣＧ信号）の参照波（Ｒ波）からの所望遅延時間で決まる。 - 特許庁

HIGH SPEED LIGHT DELAY PRODUCING METHOD IN LIGHT COHERENCE TOMOGRAPHY AND PHASE MODULATED LIGHT COHERENCE TOMOGRAPHY APPARATUS例文帳に追加

光コヒーレンストモグラフィーにおける高速光遅延発生方法及び位相変調光コヒーレンストモグラフィー装置 - 特許庁

An RF phase shift that is proportional to a RF frequency is obtained by using the delay element.例文帳に追加

遅延素子を用いることにより、ＲＦ周波数に比例するＲＦ位相シフトを引き起こすことができる。 - 特許庁

To provide a variable resistor suppressing variation in phase delay without requiring a tuning circuit.例文帳に追加

チューニング回路を必要とせずに位相遅れのばらつきを抑制可能な可変抵抗器を提供する。 - 特許庁

To supply a mobile phase required for the gradient analysis of a sample by eliminating a time delay in a mixer.例文帳に追加

混合器での時間遅れをなくしてグラジエント分析に必要な移動相を供給できるようにする。 - 特許庁

To prevent high frequency noise and phase delay of rotation angle acceleration used for inertia compensation of a steering system.例文帳に追加

操舵装置の慣性補償に用いる回転角加速度の高周波ノイズ及び位相遅れを防止する。 - 特許庁

METHOD FOR DETERMINING PILOT PHASE OFFSET(PPO) TIME DELAY PARAMETER WITH INTEGRATED WIRELESS GLOBAL POSITIONING SYSTEM(GPS)例文帳に追加

統合型ワイヤレス全地球測位システムでパイロット位相オフセット時間遅延パラメータを決定する方法 - 特許庁

The division type frequency detecting section 17 for a device for leading out an angle of rotation has a delay detecting section 21 and a phase detecting section 23.例文帳に追加

除算型周波数検出部１７は、遅延検波部２１と位相検出部２３を備える。 - 特許庁

To provide an amplifier that suppresses a group delay deviation caused by phase disturbance in an optical transmitter and its component.例文帳に追加

光伝送装置及びその構成要素において、位相の乱れがもたらす群遅延偏差を抑圧する。 - 特許庁

To provide a DQPSK (Differential Quadrature Phase Shift Keying) receiver with a simpler configuration that reduces a delay difference between two data signals.例文帳に追加

ＤＱＰＳＫ受信器において、より簡単な構成で２つのデータ信号の遅延差を削減する。 - 特許庁

In an optical plate, its manufacturing method, a display device, and its manufacturing method, an optical plate is formed on the polarizing plate transmitting polarization among incident light, and includes a phase delay layer containing a first pattern providing 3 lambda/4 phase delay of the polarization and a second pattern providing λ/4 phase delay of the polarization.例文帳に追加

光学板及びその製造方法と表示装置及びその製造方法において、光学板は入射光のうち、偏光を透過させる偏光板上に形成され、偏光を３λ／４位相遅延させる第１パターン及び偏光をλ／４位相遅延させる第２パターンを含む位相遅延層を含む。 - 特許庁

As a phase delay signal of the oscillation signal is given to each pitch shifter 100 as its shift amount and a delay amount of the phase delay signal given to each pitch shifter 100 is increased by the predetermined phase amount for each pitch shifter, pitch ascending feeling is given to the musical signal from outside.例文帳に追加

そして、各ピッチシフタ１００へそのシフト量として発振信号の位相遅延信号が与えられ、その各ピッチシフタ１００に与えられる位相遅延信号の遅延量が、ピッチシフタ毎に前記所定位相量づつ大きくなるように構成したので、外部信号に対してもピッチ上昇感を与えることができる。 - 特許庁

The delay synchronous circuit is provided with a phase detector that detects a phase difference between an external clock and an internal clock, a delay device control section that generates a control signal in response to an output of the phase detector, and a variable delay device that delays the external clock in response to the control signal to generate the internal clock synchronously with the external clock.例文帳に追加

外部クロックと内部クロックとの位相差を検出する位相検出器と、位相検出器の出力に応答して制御信号を発生する遅延器制御部と、制御信号に応答して外部クロックを遅延させて外部クロックに同期した内部クロックを発生する可変遅延器とを具備する。 - 特許庁

In the ring system wherein a plurality of nodes are connected in a ring type, the total delay amount of the whole ring and/or the delay amount between the respective nodes are detected as the absolute phase delay amount by a multiframe using a specified byte of path overhead, and uninterruptible switching of the nodes is performed on the basis of the absolute phase delay amount.例文帳に追加

複数のノードがリング状に接続されたリングシステムであって、パスオーバーヘッドの所定バイトを用いたマルチフレームによってリング全体の総遅延量及び／又は各ノード間の遅延量を絶対位相遅延量として検出し、前記絶対位相遅延量に基づいて前記ノードの無瞬断切替えを行なう。 - 特許庁

To provide a ring system wherein the total delay amount of the whole ring and the delay amount between the respective nodes are detected as an absolute phase delay amount, especially in the case of ring construction or the like, and path switching is performed in an uninterruptible manner on the basis of the absolute phase delay amount when bus trouble is generated, and to provide the nodes of the ring system.例文帳に追加

リングシステムに関し、特にリング建設時等にリング全体の総遅延量と各ノード間の遅延量とを絶対位相遅延量として検出し、その絶対位相遅延量に基づいてパス障害発生時に無瞬断でパス切替えを行なうリングシステム及びそのノードを提供する。 - 特許庁

The clock supply circuit CS0 includes a fine adjustment delay stage circuit FC0 and a rough adjustment delay stage circuit CC0, and a phase difference measuring circuit RSM0 while the RSM0 controls a delay time TF0 of the FC0 and a delay time TC0 of the CC0 according to a phase difference between first and second operation clock signals COUT00, COUT01.例文帳に追加

クロック供給回路ＣＳ０は微調遅延段回路ＦＣ０と粗調遅延段回路ＣＣ０と位相差計測回路ＲＳＭ０を含み、ＲＳＭ０は第１と第２の動作クロック信号ＣOＵＴ００、０１の位相差に応答してＦＣ０の遅延時間ＴＦ０とＣＣ０の遅延時間ＴＣ０を制御する。 - 特許庁

The phase adjustment circuit is provided with a variable delay circuit 10 that generates a delayed clock pulse (DCLK) by delaying a clock pulse (CLK) signal and with a delay adjustment circuit 20 that adjusts a delay of the variable delay circuit 10 depending on a result of measurement of a phase difference between the CLK signal and the DCLK signal.例文帳に追加

クロックパルス（ＣＬＫ）信号を遅延させてなる遅延クロックパルス（ＤＣＬＫ）信号を生成するための可変遅延回路１０と、ＣＬＫ信号とＤＣＬＫ信号との位相差を計測し、該計測の結果に応じて可変遅延回路１０の遅延量を調整するための遅延調整回路２０とを備える。 - 特許庁

For phase adjustment, the transmitter 10 outputs the adjusting signal, the phase detector 22 of the receiver 20 detects the phase states of the respective signals, and the delay adjusting unit 23 adjusts the delay amounts of the respective signals by the variable delay unit 21 according to the detected phase states to optimize the phase relation between the data signal and clock signal, thereby reading data where the data signal becomes stable.例文帳に追加

位相調整時には、送信器１０から調整用信号を出力させ、受信器２０の位相検出部２２によって各信号の位相状態を検出させて、検出された位相状態に応じて遅延調整部２３によって可変遅延部２１による各信号の遅延量を調整させることにより、データ信号とクロック信号の位相関係を最適化して、データ信号が安定した部分でデータを読み取らせる。 - 特許庁

The second data acquisition part acquires a third output in which a phase difference by a second delay amount larger than the first delay amount is applied to the first output and a fourth output in which a phase difference by the first delay amount is applied to the third output.例文帳に追加

第２データ取得部は、第１遅延量よりも大きな第２遅延量による位相差を第１出力に対して付与した第３出力と、第３出力に対して第１遅延量による位相差を付与した第４出力とをそれぞれ取得する。 - 特許庁

The motor system 1 has a delay pulse generator 32 capable of transmitting a delay pulse signal, which is delayed in phase relative to a motor pulse signal transmitted from a motor 7 and recognized by a motor pulse recognition part 30 and in which the phase delay increases with time.例文帳に追加

モータシステム１は、遅延パルス生成部３２を有し、モータ７から発信され、モータパルス認識部３０で認識されたモータパルス信号に対して位相が遅れ、時間の経過に伴って位相の遅れが大きくなる遅延パルス信号を発信することができる。 - 特許庁

A delay control circuit receives plural phase comparison results from the phase comparing circuit in order and adjusts the delay time of the variable delay circuit according to the comparison results to make the pase of the delayed clock signal coincide with that of the reference clock signal.例文帳に追加

遅延制御回路は、位相比較回路による複数回の位相の比較結果を順次に受け、これ等複数回の位相の比較結果に基づいて可変遅延回路の遅延時間を調整し、遅延クロック信号と基準クロック信号との位相を一致させる。 - 特許庁

The delay quantity control unit 106 controls the increase/decrease of the delay quantity set at present in variable delay units 107 and 108 from both the phase error quantity outputted form the phase error calculating unit 104 and the synchronous state outputted form the synchronous state deciding unit 105.例文帳に追加

遅延量制御部１０６は位相誤差算出部１０４から出力される位相誤差量と同期状態判定部１０５から出力される同期状態から、可変遅延器１０７および１０８に現在設定している遅延量の増減を制御する。 - 特許庁

A signal receiving and phase regulating adder part 56 is parted to a pre-stage phase regulating adder circuit 70 and a post-stage phase regulating adder circuit 72, and received signals are phase-regulated and added for each group composed of adjacent two channels in a delay adder 76 in the pre- stage phase regulating adder 70.例文帳に追加

受信整相加算部５６を前段整相加算回路７０と後段整相加算回路７２とに分け、前段整相加算回路７０の遅延加算器７６で隣接２チャネルで構成されるグループごとに受信信号を整相加算する。 - 特許庁

The signal phase/frequency control module receives and compares the delay parameters to determine an external environmental PVT condition for an absolute time delay generating device, so as to control and correct a delay timing generator, thereby generating accurate absolute time delay.例文帳に追加

信号位相／周波数制御モジュールは各遅延パラメータを受けて対照し、絶対遅延時間発生装置の外部環境のＰＶＴ状態を検出し、遅延時間発生器を制御して補正することにより、正確な絶対遅延時間を発生する。 - 特許庁

A phase detection circuit 1 in which a unit delay time is made variable includes: a delay time calculation section 11 for calculating the time difference of two signal changes as enumerated values which are integral multiples of the unit delay time; a delay amount adjustment circuit 12; and a drive circuit 13.例文帳に追加

位相検出回路１は、単位遅延時間が可変とされ、２つの信号変化の時間差を単位遅延時間の整数倍である計数値として計数する遅延計数部１１と、遅延量調整回路１２と、除算回路１３と、を備える。 - 特許庁

To provide an optical phase modulation evaluation apparatus capable of measuring a relative inter-bit phase difference of an optical phase modulation signal by arbitrarily changing an optical path length of an optical phase retarder provided in one of arms of a bit delay interferometer and giving different two optical phase differences ϕ between two arms of the bit delay interferometer.例文帳に追加

ビット遅延干渉計の一方のアームに備えた光位相遅延器の光路長を任意に変化させて、ビット遅延干渉計の２つのアーム間に異なる２つの光位相差φを与えることによって、光位相変調信号の相対的なビット間位相差の測定を可能にした光位相変調評価装置を提供する。 - 特許庁

A phase difference detection circuit 23 detects the phase difference between the photographing signal Dba, whose horizontal inversion is corrected and a signal such as a photographing signal Dga read with a delay.例文帳に追加

左右反転を補正した撮像信号Ｄbaと遅延して読み出された例えば撮像信号Ｄgaとの位相差を位相差検出回路２３で検出する。 - 特許庁

Furthermore, the charge pump 33 supplies/extracts a current in response to the phase forward signal PF and the phase delay signal PD to/from the capacitor 34.例文帳に追加

また、チャージポンプ３３は位相進み信号PF及び位相遅れ信号PDに応じた電流をコンデンサ３４に流し込み、又はコンデンサ３４から引き抜く。 - 特許庁

The subtractor circuit 116 subtracts the supplied phase error amount and the phase error amount supplied at the previous time (output from the delay circuit 115).例文帳に追加

減算回路１１６は、供給された位相誤差量と一回前に供給された位相誤差量（遅延回路１１５からの出力）とを減算する。 - 特許庁

Since a delay circuit (7) shifts the phase of two pulse waves (P1, P2) by a fixed amount, the phase difference between a pair of alternating current voltage (VA, VB) is deviated from 180° by a fixed amount.例文帳に追加

遅延回路(7)が二つのパルス波(P1,P2)の位相を一定量ずらすので、一対の交流電圧(VA,VB)間の位相差は180°から一定量ずれる。 - 特許庁

A phase difference calculating part 11 computes the circuit passage time τ and the phase delay time ▵, on the basis of the calibration signal and the amplifier signal of the calibration signal.例文帳に追加

位相差算出部１１は、校正信号、および校正信号の増幅信号に基づいて、回路通過時間τおよび位相遅延時間Δを演算する。 - 特許庁

To provide an A/D converter having a phase compensation function for compensating an amount of phase delay occurring through processing related to an A/D converting circuit.例文帳に追加

Ａ／Ｄ変換回路に係る処理によって発生する位相遅れ量を補償する位相補償機能を有するＡ／Ｄ変換装置を提供する。 - 特許庁

Since a phase of data of one preceding symbol is corrected in matching with a phase of a current FFT output, normal demodulation through delay detection is attained.例文帳に追加

このように、１シンボル前のデータの位相が現在のＦＦＴ出力の位相に合わせて補正されるため、遅延検波により正常な復調が可能となる。 - 特許庁

The phase noise can be removed at least partially by using a delay/phase correlation approach against two interferometers 12, 14 in an interferometer system 42.例文帳に追加

干渉計システム(42)内の２つの干渉計(12及び14)に対して遅延/位相相関アプローチを使用することにより、位相雑音を少なくとも部分的に除去する。 - 特許庁

The phase delay axis SL is such that the phase difference element is inclined with respect to a direction D1, having an angle of 45° with respect to a transmission axis TR of the polarizing element.例文帳に追加

位相差素子が有する遅相軸ＳＬは、偏光素子の透過軸ＴＲと４５°の角をなす方向Ｄ１に対して傾斜している。 - 特許庁

When the intake valve phase reaches the most ignition timing delay angle and the intake valve phase does not change (when determining as YES in S150), learning is normally finished by determining that the intake valve phase reaches the reference phase (S160).例文帳に追加

そして、インテークバルブ位相が最遅角に到達して、インテークバルブ位相が変化しなくなると（Ｓ１５０のＹＥＳ判定時）、インテークバルブ位相が基準位相へ到達したと判断して学習は正常終了される（Ｓ１６０）。 - 特許庁