「phase delay」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Moreover, a digital phase tracking part can minimize a loop delay by being configured to perform interpolation-type perfect digital phase tracking.例文帳に追加

また、デジタル位相追従部は補間型完全デジタル位相追従構成とすることでループ遅延を最小化できる。 - 特許庁

The phase detector detects phase difference between the external clock signal and an internal clock signal outputted from the delay line.例文帳に追加

位相検出器は外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。 - 特許庁

The speed control operating part 2 contains a phase compensation part compensating phase delay of the current command which is caused by filtering.例文帳に追加

速度制御演算部２にはフィルタリングによる電流指令の位相遅れを補償する位相補償部が含まれる。 - 特許庁

The delay phase from the input signal and the phase difference of negative phase clock from the positive clock are provided to a charging discharging control electrode of a charge pump 6-3.例文帳に追加

入力信号からの遅れ位相と、逆相クロックの正相クロックからの位相差とを、チャージポンプ６−３の充放電制御電極に与える。 - 特許庁

A slave timing module 211 includes a delay control unit 6 receiving the phase compensation signal and generating a delay voltage signal corresponding to the phase compensation signal and a delay unit 7 receiving the coarse timing pulse signal and the delay voltage signal and introducing phase delay corresponding to the delay voltage signal to the coarse timing pulse signal so that the fine timing pulse signal is generated.例文帳に追加

スレーブタイミングモジュール２１１は位相補償信号を受信し、位相補償信号に対応する遅延電圧信号を発生させる遅延制御ユニット６と、粗いタイミングパルス信号と遅延電圧信号を受信し、細かいタイミングパルス信号を発生させるよう遅延電圧信号に対応する位相遅延を粗いタイミングパルス信号に導入する電圧制御された遅延ユニット７を含む。 - 特許庁

An automatic delay compensation circuit (ADC) 12 controls the phase quantity of a phase shifter (Δϕ) 13 so that the phase relation between both signals becomes the prescribed value based on the phase comparison result.例文帳に追加

その位相比較結果に基づき自動遅延補償回路（ＡＤＣ）１２が両信号間の位相関係が一定値となるように、移相器（Δφ）１３の移相量を制御する。 - 特許庁

The relative rotation control mechanism has a lock oil passage 66 for operating lock parts 6, 6B for locking the relative rotational phase on the intermediate phase between the most ignition timing delay phase and the most ignition timing advance phase.例文帳に追加

相対回転制御機構は、相対回転位相を最遅角位相と最進角位相との間の中間位相にロックするロック部６，６Ｂを作動させるロック油通路６６をもつ。 - 特許庁

On the basis of the phase comparison of a delay clock signal D4, outputted from a variable delay circuit group 3 and a frequency divided clock signal (1/n)CLK, feedback control is applied to delay in the variable delay circuit group.例文帳に追加

可変遅延回路群３から出力された遅延クロック信号Ｄ４と分周クロック信号（１／ｎ）ＣＬＫとの位相比較に基づいて可変遅延回路群における遅延がフィードバック制御される。 - 特許庁

This device is provided with a loop circuit having a delay mean 12 giving a signal delay for an input musical sound signal, a phase shift mean 14 placed in the loop circuit shifting a phase of a signal circulating in the loop circuit, and a control mean 15 controlling the modulation of a delay amount of the delay mean 12 and a phase shift amount of the phase shift mean 14.例文帳に追加

入力楽音信号に対して信号遅延を行なう遅延手段を有するループ回路と、上記ループ回路中に配置され該ループ回路を循環する信号の位相をシフトする位相シフト手段と、上記遅延手段の遅延量および上記位相シフト手段の位相シフト量を変調制御する制御手段とを備えるようにする。 - 特許庁

A delay circuit is provided with plural serially connected interpolating circuits operating as a phase adjusting circuit or a delay stage.例文帳に追加

遅延回路は、位相調整回路または遅延段として動作する縦続接続された複数の補間回路を備えている。 - 特許庁

To carry out re-matching of phase without a momentary break even when delay quantity of active and stand-by systems exceed a range of initial delay.例文帳に追加

現用系及び予備系の遅延量が初期遅延の範囲を超えた場合でも、再位相合わせを無瞬断で実行する。 - 特許庁

The whole delay quantity of the delay line 31 is therefore appropriate when a time corresponding to phase difference between adjacent reference clocks is secured.例文帳に追加

このため，ディレイライン３１の総遅延量は，隣接する基準クロック間の位相差に相当する時間が確保されていればよい。 - 特許庁

To provide a clock delay generating circuit that generates a delay signal, having an arbitrary phase difference with respect to a reference signal.例文帳に追加

基準信号に対して任意の位相差を有する遅延信号を生成するようにしたクロックディレイ発生回路の提供。 - 特許庁

To improve a phase resolution of a oscillation circuit more than a limit level of the resolution determined by a specific delay of delay elements being components of the circuit.例文帳に追加

発振回路の位相状態の分解能を、これを構成する遅延素子の遅延で決まる限界以上に高くする。 - 特許庁

The LGLSI 1 has a DLL circuit composed of a clock phase comparator (CMP), a delay controller (Delay_CTL), and a delay chain (Delay_Chain).例文帳に追加

ＬＧＬＳＩ１は、クロック位相比較器（ＣＭＰ）、ディレイコントローラ（Ｄｅｌａｙ＿ＣＴＬ）、ディレイチェイン（Ｄｅｌａｙ＿Ｃｈａｉｎ）からなるＤＬＬ回路を具備する。 - 特許庁

To provide a delay demodulation device capable of reducing an amount of polarization separation and to provide a method of adjusting the phase of the delay demodulation device.例文帳に追加

偏波乖離量の低減を図った遅延復調デバイスおよび遅延復調デバイスの位相調整方法を提供する。 - 特許庁

To reduce delay elements constituting a pulse delay circuit without degrading the performance of a pulse phase difference encoding circuit.例文帳に追加

パルス位相差符号化回路としての性能を低下させることなくパルス遅延回路を構成する遅延素子の削減を可能とする。 - 特許庁

To provide an optical phase modulation evaluation device capable of measuring a relative bit-phase difference of an optical phase modulation signal highly accurately by providing two bit delay interferometers as optical phase wave detectors of the optical phase modulation signal, and setting the bit delay interferometers to have a predetermined phase difference.例文帳に追加

光位相変調信号の光位相検波器としてビット遅延干渉計を２つ備えるとともにそれらのビット遅延干渉計間に所定の光位相差を持たせることによって、光位相変調信号の相対ビット間位相差の測定を高精度に行える光位相変調評価装置を提供する。 - 特許庁

Phase correcting parts 4301-430n perform phase corrections respectively corresponding to (n) pieces of candidate values ϕ1-ϕn of the initial phase, and clock delay correcting parts 4301-430n estimate the clock delay while using a QPSK signal returning the offset component of quadrature or in-phase component of this phase corrected signal original.例文帳に追加

位相補正部４３０は、初期位相のｎ個の候補値φ１〜φｎのそれぞれに対応した位相補正を行い、クロックディレイ補正部４３０は、この位相補正後の信号の直交成分または同相成分のオフセット分を元に戻したＱＰＳＫ信号を用いてクロックディレイを推定する。 - 特許庁

To improve the clock frequency of a signal whose phase can be controlled much more compared with constitution using SMD(synchronous mirror delay) and a grating-like delay circuit (SQUAD) for the fine adjustment of delay time.例文帳に追加

遅延時間の微調整にＳＭＤや格子状遅延回路（ＳＱＵＡＤ）を用いた構成に比べて位相制御可能な信号のクロック周波数を向上させる。 - 特許庁

To provide a delay locked loop and a method of locking clock delay in the delay locked loop in which a phase can be locked rapidly without increasing a layout size.例文帳に追加

レイアウトの大きさを増大させず、速やかに位相を固定させることができる遅延固定ループ及び遅延固定ループにおけるクロック遅延固定方法を提供すること。 - 特許庁

An I delay portion 300 and a Q delay portion 302 continuously delay values of in-phase component and quadrature component of an inputted first baseband received signal 202a.例文帳に追加

Ｉ遅延部３００とＱ遅延部３０２は、入力した第１ベースバンド受信信号２０２ａの同相成分の値と直交成分の値を連続して遅延する。 - 特許庁

A pseudo random number generation circuit 12 operated in the same phase with a delay inverted clock signal U obtained by inverting the delay clock signal Z generates a delay clock selection signal S.例文帳に追加

遅延クロック信号Ｚを反転させた遅延反転クロック信号Ｕと同位相で動作する擬似乱数生成回路１２は、遅延クロック選択信号Ｓを生成する。 - 特許庁

To provide a delay locked loop circuit which can be controlled according to PVT conditions by changing a delay line and generating a clock having a phase quicker than an output clock of the delay locked loop.例文帳に追加

遅延ラインを変更してＤＬＬの出力クロックよりも速い位相を有するクロックを生成することで、ＤＬＬをＰＶＴ条件に合せて制御できる。 - 特許庁

A delay profile synthesizing unit 115 synthesizes the delay profile for the reception signal of the branch 1 and a delay profile for a reception signal of a branch 2 that become the same phase, between the branches.例文帳に追加

遅延プロファイル合成部１１５は、同位相となったブランチ１受信信号の遅延プロファイルとブランチ２受信信号の遅延プロファイルとをブランチ間にて合成する。 - 特許庁

Based on a phase difference between a memory clock signal and a delay clock signal obtained by delaying the memory clock signal by an internal delay circuit, the DLL circuit generates delay control data (42) to delay the delay clock signal by a predetermined phase to the memory clock signal, and the variable delay circuit specifies the output timing of the data output circuit by delaying the memory clock signal by the delay control data.例文帳に追加

ＤＬＬ回路はメモリクロック信号とこれを内部可変遅延回路で遅延させた遅延クロック信号との位相差に基づいてメモリクロック信号に対して遅延クロック信号を所定位相遅延させる遅延制御データ（４２）を生成し、可変遅延回路は遅延制御データによってメモリクロック信号を遅延させてデータ出力回路の出力タイミングを規定する。 - 特許庁

The data Si are delayed by a delay circuit 44 by 90° with the phase of the data Si.例文帳に追加

データＳｉは、遅延回路４４によって該データＳｉの位相で９０°遅延される。 - 特許庁

A phase of a reference clock generated by an oscillator 1 is controlled by a variable delay circuit 2.例文帳に追加

発振器１で発生した基準クロックの位相を可変遅延回路２により制御する。 - 特許庁

A control section P controls each phase converter, each delay element and each attenuator.例文帳に追加

各位相変換器、各遅延素子および各アッテネータは、制御部Ｐにより制御される。 - 特許庁

To shorten the time required for adjusting a phase of a delay interferometer to an optimum value than before.例文帳に追加

遅延干渉計の位相を最適値に調整する時間を従来よりも短縮する。 - 特許庁

A delay-locked loop (DLL) is used for phase adjustment in a direct conversion radio receiver.例文帳に追加

直接変換電波受信機における位相調節に遅延ロック・ループ（ＤＬＬ）を用いる。 - 特許庁

The given instruction is an instruction to advance or delay the phase.例文帳に追加

与えられる指示は、位相を進めるための指示または位相を遅らせるための指示である。 - 特許庁

To provide a phase locked loop for removing a waiting time related to external delay.例文帳に追加

外部遅延に関連する待ち時間を除去する位相同期ループ回路を提供する。 - 特許庁

To provide a semiconductor device on which a DLL (delay locked loop) circuit having an improved phase error is mounted.例文帳に追加

位相誤差が改善されたＤＬＬ回路を搭載する半導体装置を提供する。 - 特許庁

To provide a delay locked loop (DLL) circuit which can lock a phase more speedily.例文帳に追加

位相同期をより迅速に行うことのできるディレイロックドループ（ＤＬＬ）回路を提供する。 - 特許庁

To provide a device and a method for detecting a delay trouble of a phase lock loop circuit.例文帳に追加

フェーズロックループ回路の遅延故障を検出する方法及び装置を提供する。 - 特許庁

DELAY CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, PHASE REGULATION CIRCUIT, DLL CIRCUIT AND PLL CIRCUIT例文帳に追加

遅延回路、半導体集積回路、位相調整回路、ＤＬＬ回路およびＰＬＬ回路 - 特許庁

To compensate phase delay by an analog filter circuit filtering sensor signal for engine control.例文帳に追加

エンジン制御用センサ信号をフィルタリングするアナログフィルタ回路による位相遅れを補償する。 - 特許庁

A first ψ1 demodulation section 54a applies delay detection to the first phase correlation signal 208.例文帳に追加

第１φ１復調部５４ａは、第１位相相関値信号２０８を遅延検波する。 - 特許庁

ANALOG DELAY FIXED LOOP AND ANALOG PHASE FIXED LOOP EQUIPPED WITH TRACKING ANALOG/DIGITAL CONVERTER例文帳に追加

トラッキングアナログ−デジタル変換器を備えるアナログ遅延固定ループ及びアナログ位相固定ループ - 特許庁

A second ψ1 demodulation section 54b applies delay detection to the second phase correlation signal 212.例文帳に追加

第２φ１復調部５４ｂは、第２位相相関値信号２１２を遅延検波する。 - 特許庁

A delay of Δt appears for a pre-pit on the disk by a characteristic of a phase pit.例文帳に追加

ディスク上のプリピットに対しては、位相ピットの特性によりΔｔの遅延が現れる。 - 特許庁

An optical circulator 38 and a spectroscopic delay device 40 invert an optical phase of the second component.例文帳に追加

光サーキュレータ３８及び分光遅延器４０は、第２成分の光位相を反転する。 - 特許庁

A feedback loop provided with the phase comparator 32 and the integrator 33 controls a delay amount of the adjustable delay device 30, thereby securing a phase relation between {ACK 1, ACK 2} and ICK to achieve a stable ICK phase.例文帳に追加

位相比較器３２と積分器３３を備えるフィードバックループは、可調整遅延器３０の遅延量を制御し、｛ＡＣＫ１、ＡＣＫ２｝及びＩＣＫ間の位相関係を確実に保持し、安定なＩＣＫ位相を実現する。 - 特許庁

A delay phase lock part generates the delay clock by delaying a phase of the shift clock oscillated in the ring oscillator to a phase of the reference clock based on the reference clock and the shift clock to which the insertion pulse is inserted.例文帳に追加

遅延位相ロック部は、基準クロックと、挿入パルスを挿入されたシフトクロックとに基づいて、リング発振器において発振されるシフトクロックの位相を基準クロックの位相に対して遅らせて、遅延クロックを生成する。 - 特許庁