「phase delay」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a compound polarization diffraction element with reduces optical loss and has slimmed phase delay by integrating a polarization diffraction element and a phase delay layer and successively laminating them on one substrate.例文帳に追加

偏光性回折素子と位相遅延層とを一体化させ、一つのベース基材に連続積層することによって、光損失を低減し、スリム化された位相遅延を有する複合偏光性回折素子を提供する。 - 特許庁

The plurality of phase coincidence detection circuits which are provided corresponding to each of the plurality of delay signals determine whether or not a phase difference between a reference signal and the corresponding delay signal is within a predetermined range.例文帳に追加

複数の位相一致検出回路は、前記複数の遅延信号のそれぞれに対応して設けられ、参照信号と、対応する前記遅延信号との位相差が所定範囲内であるか否かを判定する。 - 特許庁

To adjust a phase difference between both pulse signals to substantially provide a phase difference of 180 degrees to the two pulse signals even when there is dispersion in a delay amount of each of inverters being component of a variable delay circuit.例文帳に追加

可変遅延回路を構成する個々のインバータの遅延量にばらつきがあっても、２つのパルス信号が実質的に１８０度の位相差を有するように、両パルス信号の位相差を調整できるようにする。 - 特許庁

A determining section 54 outputs a signal based on the first phase index signal 100 or the second phase index signal 214 on the basis of a first delay detection signal 216 and a second delay detection signal 218.例文帳に追加

決定部１５４は、第１遅延検波信号２１６と第２遅延検波信号２１８にもとづいて、第１位相インデックス信号２１０あるいは第２位相インデックス信号２１４にもとづいた信号を出力する。 - 特許庁

To provide a group delay time adjustment circuit and a power distribution/combination circuit that enable an optional adjustment to a group delay time (slope of phase to frequency characteristic) maintaining a phase at a center frequency of a transmission line.例文帳に追加

伝送線路の中心周波数での位相を維持した状態で、群遅延時間（位相の周波数特性の傾き）を任意に調整できる群遅延時間調整回路および電力分配合成回路を提供する。 - 特許庁

When phase modulation is carried out, a phase value is determined based on the subcarrier number, a required delay, and transmission symbol phase data and then subtracted on a sine table thus obtaining a symbol imparted with a revolution depending on a required delay along the frequency axis.例文帳に追加

位相変調を行なうときには、サブキャリア番号と必要な遅延量と送信シンボル位相データに基づいて位相値を求め、求められた位相値を前記サイン・テーブルで引くことにより、周波数軸に沿って必要な遅延量に応じた旋回を与えたシンボルを得る。 - 特許庁

The switch card 3230a compares the phase of the clock returned with the phase of a comparison reference clock output from a fixed delay circuit 3146a, and controls a variable delay circuit 3143a delaying the clock sent to the switch card 3230a, so that the phase of the clock returned is synchronized with the phase of the comparison reference clock.例文帳に追加

そして、スイッチカード３２３０ａは、折り返されるクロックと、固定遅延回路３１４６ａから出力される比較基準クロックの位相を比較し、折り返されるクロックの位相が比較基準クロックの位相と一致するように、スイッチカード３２３０ａへ送信するクロックに遅延を加える可変遅延回路３１４３ａを制御する。 - 特許庁

The four-phase VCO comprises a first delay cell 610 which outputs first and second phase signals with phases different from each other and a second delay cell 630 which outputs third and fourth phase signals being orthogonal to the first and the second phase signals, respectively, and having phases different from each other.例文帳に追加

４位相電圧制御発振器は、位相の互いに異なる第１、第２位相信号を出力する第１遅延セル６１０、及びそれぞれ前記第１及び第２位相信号に直交し、互いに異なる位相を有する第３、第４位相信号を出力する第２遅延セル６３０を備える。 - 特許庁

The difference between the phase of a frequency-converted signal and a phase of a signal outputted from a 1 symbol delay section 3 is calculated, and a phase change for one symbol is obtained, a rotation direction calculation section 10 calculates the difference between a phase calculated by a phase calculation section 2 and a phase delayed by one sample to obtain a rotating direction for one sample.例文帳に追加

周波数変換された信号の位相と１シンボル遅延部３から出力された位相の差を計算し、１シンボル間の位相変化量を求め、回転方向計算部１０で、位相計算部２で計算された位相と１サンプル遅延された位相との差を計算し、１サンプル間の回転方向を求める。 - 特許庁

The cycle number of shorter time is selected from large and small relation of the cycle numbers Nu, Nl (S4), and the phase following direction of the inverter is set at the phase advancing direction or the phase delay direction (S5, S6).例文帳に追加

周期数ＮｕとＮｌの大小判定から、時間が短い方の周期数を選択し（Ｓ４）、インバータの位相追従方向を位相進み方向または位相遅れ方向にセットする（Ｓ５．Ｓ６）。 - 特許庁

Only one of the two demultiplexed output light passes through a delay line 7 and is outputted to optical detectors 4a and 4b and a phase comparator 5 makes phase comparison and outputs phase difference information.例文帳に追加

２分岐された出力光のうち一方の光信号のみが遅延線７を通過して光検出器４ａ，４ｂへ入力され、位相比較器５で位相比較されて位相差情報が出力される。 - 特許庁

To correct imbalance of each duty of an A-phase signal and a B-phase signal or a position error caused by a phase error, without generating malfunction of a counter or a detection delay time in an encoder signal processing circuit.例文帳に追加

エンコーダの信号処理回路においてカウンタの誤動作や検出遅れ時間を発生させることなくA相信号とB相信号のデューティの不均衡や位相誤差による位置誤差を補正する。 - 特許庁

The periods of the operation deviation are detected by a phase difference detection circuit 143, and a phase precedence signal S15 and a phase delay signal S16 according to the periods of the operation shifts are outputted to a voltage regulation circuit 144.例文帳に追加

位相差検出回路１４３で動作ズレの期間を検出し、動作ズレの期間に応じた位相先行信号Ｓ１５と位相遅れ信号Ｓ１６とを電圧調整回路１４４に出力する。 - 特許庁

To provide a differential protective relay device for suppressing a delay of operation output in a sound phase even if a failure develops from a one-phase external failure to an another-phase internal failure.例文帳に追加

１相外部故障から他相内部故障へと故障進展した場合であっても、健全相における動作出力の遅れを抑制することができる差動保護継電装置を提供すること。 - 特許庁

The means 2 stores phase difference signals UP and DN outputted by a phase comparator circuit 11 and generates a control signal PD whose level is inverted in accordance with the change of phase delay or advance.例文帳に追加

記憶手段２は、位相比較回路１１が出力する位相差信号ＵＰ、ＤＮを記憶し、位相の遅れまたは進みの変化に応じてレベルが反転する制御信号ＰＤを生成する。 - 特許庁

A control part 111 adjusts the control phase amount of the delay interference by the demodulating part (105, 106 and 107) to a prescribed phase amount on the basis of the error detected by the phase error detecting part 110.例文帳に追加

制御部１１１は、位相誤差検出部１１０によって検出された誤差に基づいて、復調部（１０５，１０６，１０７）による遅延干渉の制御位相量を所定の位相量に調節する。 - 特許庁

A yaw rate F/B control unit 28 is provided with a phase adjustment calculation unit 33 for performing a phase adjustment to delay a phase in regard to a difference Δγ between a desired yaw rate γ* and a yaw rate γ.例文帳に追加

ヨーレイトＦ／Ｂ制御部２８には、目標ヨーレイトγ*とヨーレイトγとの偏差Δγについて、その位相を遅らせるべく位相調整を実行する位相調整演算部３３が設けられる。 - 特許庁

A control circuit applies ratio information to each interpolating circuit based on the compared result of the phase comparator circuit so that the phase of the reference clock signal can be made coincident with the phase of the delay clock signal.例文帳に追加

制御回路は、位相比較回路の比較結果に基づいて、各補間回路に比率情報をそれぞれ与えて、基準クロック信号と遅延クロック信号との位相を一致させる制御を行う。 - 特許庁

To provide a phase difference detection circuit, a constant delay time frequency divider circuit, and a phase synchronization circuit which can accurately suppress phase (timing) variation of an output signal in a higher frequency.例文帳に追加

より高い周波数において、高い精度で出力信号の位相（タイミング）変動を抑えることのできる位相差検出回路、定遅延時間周波数分周回路、および位相同期回路を得る。 - 特許庁

The size of the advance phase and delay phase of feedback signals NOUT to a reference clock ϕREF is detected in a phase comparator 1, and the pulse signals UP, /UP, DOWN and /DOWN of a pulse width corresponding to it are outputted.例文帳に追加

位相比較器１において基準クロックφREF に対する帰還信号ＮOUT の進み位相および遅れ位相の大きさが検出され、これに応じたパルス幅のパルス信号UP、/UP 、DOWN、/DOWN が出力される。 - 特許庁

When the two signals for controlling a phase difference to be compared are inputted from the branch output part 300, a phase difference advance or delay judging part 600 judges whether the phase is advanced or delayed, based on the two input signals.例文帳に追加

分配して増幅した信号の位相差の絶対値と位相の進遅に基づいて、信号合成時の電力損失が最小になるように入力信号の位相を自動で変化させる。 - 特許庁

A phase comparator 8 compares a phase relation between the binarized delay signal A+D+d and the output signal B+C, and outputs pulse signals P1d and P2d according to the phase relation.例文帳に追加

位相比較器８は、２値化された遅延信号Ａ＋Ｄ＋ｄおよび出力信号Ｂ＋Ｃの位相関係を比較し、その位相関係に応じてパルス信号Ｐ１ｄ，Ｐ２ｄを出力する。 - 特許庁

Further, a phase delay detecting section 202 in the phase difference detecting section 114 detects the phase difference between image data CCD DATA and a clock MCKO', used to give the image to an image processing section 115.例文帳に追加

また、位相差検出部１１４中の位相遅延検出部２０２は、画像データを画像処理部１１５に取り込むためのクロックＭＣＫＯ’と該画像データＣＣＤ ＤＡＴＡとの位相差を検出する。 - 特許庁

The controller 25 observes the measurement result DATA of out-of-phase sampling clocks SCLK, finds the delay time of the sampling clocks decreasing the count result of the counter 24, and calculates a delay time which is a half cycle out of phase with it and sets it in the delay circuit 22.例文帳に追加

コントローラ２５は、位相がずれたサンプリングクロックＳＣＬＫの各々に対する計測結果ＤＡＴＡを観測し、カウンタ２４の計測結果が減少するサンプリングクロックのディレイ時間を求め、それに対してさらに位相が半周期ずれたディレイ時間を算出し、ディレイ回路２２に設定する。 - 特許庁

To provide a delay line of which the cross-sectional dimension is small, passage loss is small, and the amount of phase change is large.例文帳に追加

断面寸法が小さく、かつ通過損失も小さく、さらに位相の変化量が大きい遅延線路を得る。 - 特許庁

A spread code S302a to a spread code S302c are outputted with a phase according to the propagation delay of a path.例文帳に追加

また、パスの伝播遅延に応じた位相で拡散符号Ｓ３０２ａ〜拡散符号Ｓ３０２ｃが出力される。 - 特許庁

To provide a thin film phase delay plate to improve on angle of visual field and contrast of a liquid crystal display.例文帳に追加

液晶ディスプレイの視野角およびコントラストを改善するための薄膜の位相遅延プレートを提供する。 - 特許庁

Besides, the DLL 30 has a phase detector (PD), an LPF 32 and a voltage controlled delay circuit (VCD) 33.例文帳に追加

また、ＤＬＬ３０は位相検出器（ＰＤ）とＬＰＦ３２と電圧制御遅延回路（ＶＣＤ）３３とを有する。 - 特許庁

To provide a small-area clock phase delay circuit which is high in resolution, reduced in the fluctuation of the resolution.例文帳に追加

高分解能で且つその分解能のばらつきを抑えた小面積型のクロック位相遅延回路を提供する。 - 特許庁

Phase coupling circuits 13a-13f make a relation of phases of output signals of two corresponding delay elements.例文帳に追加

位相結合回路１３ａ〜１３ｆは、対応する２個の遅延素子の出力信号の位相関係を安定させる。 - 特許庁

To suppress distortion in a phase distribution caused by a temperature change in a spatial light modulation element while suppressing a delay of an operation.例文帳に追加

動作の遅延を抑制しつつ、空間光変調素子の温度変化に伴う位相分布の歪みを抑える。 - 特許庁

In the apparatus and method for measuring a kind of phase delay, the apparatus includes the following.例文帳に追加

一種の位相遅延の計測装置および計測方法で、この計測装置には、以下のものが含まれている。 - 特許庁

To reduce malfunction caused by phase deviation or signal delay by appropriately setting timing for starting comparison.例文帳に追加

比較開始のタイミングを適切に設定して、位相のずれや信号の遅延による誤動作を軽減可能とする。 - 特許庁

A path detecting section 103 determines a peak phase point exceeding a specified threshold from each delay profile as a path.例文帳に追加

パス検出部１０３は、各遅延プロファイルから所定の閾値を越え、ピークがたつ位相点をパスとして決定する。 - 特許庁

To provide a pulse delay control circuit with high precision that can detect a phase difference without increasing the circuit scale.例文帳に追加

回路規模を大きくすることなく高精度で位相差検出の可能なパルス遅延制御回路を提供する。 - 特許庁

A modulated test optical-signal is converted into an intensity modulation from a phase modulation by a delay interferometer 107.例文帳に追加

変調された試験光信号を、遅延干渉計１０７により位相変調から強度変調に変換する。 - 特許庁

To minimize phase delay caused by signal processing to a specific input signal, while reducing the cost.例文帳に追加

コストを削減しつつ、特定の入力信号に対する信号処理による位相遅れが最小となるようにする。 - 特許庁

The phase shift unit delays an input oscillation signal to generate a plurality of delay signals whose phases differ mutually.例文帳に追加

位相シフト部は、入力発振信号を遅延させて、位相が互いに異なる複数の遅延信号を生成する。 - 特許庁

Phase regulating addition conditions of the delay adder 76 are fixed while one signal receiving beam is formed.例文帳に追加

さらに遅延加算器７６の整相加算条件は１つの受信ビームが形成される間は固定とする。 - 特許庁

By varying the phase of the transmission clock with the clock selection circuit, delay time (= tTx + tRx) of the sum of transmission circuit delay time (tTx) and receiving circuit delay time (tRx) can be varied.例文帳に追加

クロック選択回路で送信クロックの位相を可変させることで、送信回路遅延時間（ｔＴｘ）と受信回路遅延時間（ｔＲｘ）の和の遅延時間（＝ｔＴｘ＋ｔＲｘ）が可変自在とされる。 - 特許庁

Therefore, since delay control in the first variable delay circuit is performed on the basis of phase comparison, error hardly occurs in the delay values, while being hardly affected by the input signal, element parameters and environmental changes.例文帳に追加

従って、第１の可変遅延回路における遅延制御は、位相比較に基づいて行われるため、入力信号、素子パラメータ及び環境変化の影響を受けにくく、遅延値に誤差が極めて生じにくい。 - 特許庁

A sampling pulse (b) is generated from a sampling pulse generating circuit 12 by each half period of a driving signal (a), so that a delay signal (c) having the phase delay of 180° is generated from a delay memory circuit 13 to the signal (a).例文帳に追加

駆動信号ａの半周期毎にサンプリングパルス発生回路１２からサンプリングパルスｂを発生して遅延メモリ回路１３から駆動信号ａに対して１８０°の位相遅れを持った遅延信号ｃを発生する。 - 特許庁

The predetermined time is set to the sum of the delay time of the first delay circuit 13 of a phase synchronization loop for generating a clock CLK for identifying and reproducing timing by the D flip-flop 12 of a clock/data-reproducing circuit 22 and the delay time of a second delay circuit 14.例文帳に追加

前記所定時間は、前記クロック・データ再生回路２２のＤフリップフロップ１２による識別再生タイミング用のクロックＣＬＫを生成する位相同期ループの第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に設定する。 - 特許庁

To provide a semiconductor device for preventing a delay amount from being affected by periodic jitters in the semiconductor device including a delay circuit for delaying a phase of a clock signal and a circuit for adjusting the delay amount, and to provide a method of adjusting the delay amount.例文帳に追加

クロック信号の位相を遅延させる遅延回路とその遅延量を調整する回路とを備えた半導体装置において遅延量がクロック信号の周期的なジッタの影響を受けないようにする半導体装置及び遅延量調整方法を提供する。 - 特許庁

A clock modulation circuit comprises a control circuit 4; a first delay circuit 2 in which delay time is switched by the control circuit 4, and which has variable capacitors C2 and C4; a second delay circuit 3 which is configured in the same way as the first delay circuit 2; a phase comparator 5; and a low-pass filter 6.例文帳に追加

制御回路４と、制御回路４によって遅延時間が切り替えられ且つ可変キャパシタＣ２，Ｃ４をもつ第１の遅延回路２と、第１の遅延回路２と同じ構成の第２の遅延回路３と、位相比較器４と、ローパスフィルタ６を備える。 - 特許庁