「prefetching」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SELF PREFETCHING L2 CACHE MECHANISM FOR DATA LINE例文帳に追加

データ・ラインのための自己プリフェッチＬ２キャッシュ機構 - 特許庁

SELF PREFETCHING L2 CACHE MECHANISM FOR INSTRUCTION LINE例文帳に追加

命令ラインのための自己プリフェッチＬ２キャッシュ機構 - 特許庁

INPUT/OUTPUT CONTROL DEVICE AND METHOD FOR PREFETCHING DATA例文帳に追加

入出力制御装置及びそのデータの先取り方法 - 特許庁

implement performance improvement techniques such as prefetching 例文帳に追加

プリフェッチングなどの性能を向上させるテクニックを実行する - Weblio英語基本例文集

METHOD FOR OPERATING PROCESSOR FOR PREFETCHING STRUCTURE DATA例文帳に追加

構造データをプリフェッチするための処理装置を動作させる方法 - 特許庁

To provide a prefetching control device, a prefetching control method, and a program for controlling prefetching of data to a temporary memory of a processor in a computer system, and to contribute to their stable, effective performance improvement.例文帳に追加

計算機システムにおいてプロセッサの一時記憶装置に対しデータの先読みを制御する先読み制御装置、方法およびプログラムを提供し、安定かつ効果的な性能向上に寄与すること。 - 特許庁

To improve penalties involved in next-line prefetch for prefetching instructions.例文帳に追加

命令プリフェッチのためのネクストライン・プリフェッチによるペナルティを改善する。 - 特許庁

When a conditional branch instruction is detected, an instruction prefetching control part 24, based on its branching frequency, decides whether prefetching the instruction is halted, in accordance with the control flag set on a prefetching control register 25 in advance.例文帳に追加

先読み制御部２４は、条件分岐命令が検出される場合に、その分岐発生頻度に基づいて先読み制御レジスタ２５に予め設定された制御フラグに従って、命令の先読みを停止させるか否かを判断する。 - 特許庁

To provide a DMA device prefetching descriptors into a descriptor prefetch buffer.例文帳に追加

ディスクリプタ・プリフェッチ・バッファにディスクリプタをプリフェッチするＤＭＡ装置を提供する。 - 特許庁

An instruction request control circuit (104) demands prefetching of a branch destination instruction, when the branch instruction is decoded; and at other time, makes a request for prefetching an instruction sequentially.例文帳に追加

命令要求制御回路（１０４）は、分岐命令をデコードした時点で分岐先命令をプリフェッチ要求し、それ以外の時はシーケンシャルに命令のプリフェッチ要求を行う。 - 特許庁

As above, potentially useless prefetching is not performed, thus holding the bandwidth of the main memory.例文帳に追加

このように、潜在的に無駄なプリフェッチは行われず、メイン・メモリの帯域幅は保持される。 - 特許庁

A method and an apparatus for prefetching instruction lines are provided.例文帳に追加

本発明の実施形態は、命令ラインをプリフェッチするための方法及び装置を提供する。 - 特許庁

To provide a method and apparatus for implementing memory access to a memory using an open mode with data prefetching.例文帳に追加

データ・プリフェッチにオープン・ページ・モードを使うメモリへのメモリ・アクセスを実施する方法および装置を提供する。 - 特許庁

To provide an instruction prefetching circuit with which processing capability can be enhanced, using a simplified circuit configuration.例文帳に追加

簡易な回路構成で処理能力の向上を図ることのできる命令先読み回路を提供すること。 - 特許庁

To provide a device and a method for prefetching instructions for reducing delay caused by a branch prediction error by continuously prefetching instructions according to conditions when the conditions are fixed at the time point when a conditional branch instruction is prefetched.例文帳に追加

条件分岐命令をプリフェッチした時点において、条件が確定していれば、その条件に従って命令のプリフェッチを続けることで、分岐予測ミスによる遅延を少なくする命令プリフェッチ装置、および命令プリフェッチ方法を提供する。 - 特許庁

Then, it is possible to shorten a time until executing the branch destination instruction more than when prefetching the branch destination instruction.例文帳に追加

したがって、分岐先命令をプリフェッチする場合と比較して分岐先命令を実行するまでの時間を短縮することが可能となる。 - 特許庁

To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device.例文帳に追加

Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。 - 特許庁

To increase the efficiency of using a cache to enhance its hit rate by controlling the way of prefetching so that data from the same area on a disk will not exist in the cache at the same time.例文帳に追加

ディスク上同一領域からのデータがキャッシュに同時に存在することのないよう先読みの仕方を制御し、キャッシュの使用効率を上げてヒット率を向上させる。 - 特許庁

To improve the processing speed of an arithmetic processor equipped with a cache control part by prefetching data by using both a cache memory and a general register.例文帳に追加

キャッシュ制御部を備えた演算処理装置に於いて、キャッシュメモリ及び汎用レジスタの両方を使用してデータのプリフェッチを行えるようにすることにより、処理速度を向上させる。 - 特許庁

The data processing apparatus comprises a processor core for executing instructions from any of a plurality of instruction sets, and a prefetch unit for prefetching instructions from a memory prior to sending the instructions to the processor core for execution.例文帳に追加

データ処理装置は複数の命令セットのうちのいずれかからの命令を実行するためのプロセッサコアと、メモリからの命令を実行のためにプロセッサコアに送る前にこの命令をプリフェッチするためのプリフェッチユニットとを備える。 - 特許庁

To reduce unnecessary prefetch by prefetching information of a link that is likely to be designated by a pointer, in a link information output device for outputting information of the link described on an information display screen such as a Web page.例文帳に追加

Ｗｅｂページなどの情報表示画面に記述されたリンク先の情報を出力するためのリンク情報出力装置において、ポインタにより指定される確率の高いリンク先の情報を先読みして、先読みの無駄を少なくすることを可能にする。 - 特許庁

The graphics processor includes: a step for processing data in a current span; a step for storing data corresponding to an address of starting data of the next span in the cache memory by prefetching them from the external memory device based on information related to the data in processing.例文帳に追加

また、グラフィックス処理装置は、現在スパンのデータを処理する段階と処理中のデータに連関する情報に基づいて次のスパンの開始データのアドレスに相応するデータを外部メモリ装置からプリフェッチしてキャッシュメモリに貯蔵する段階とを備える。 - 特許庁

When an interruption request takes place, an interruption controlling part 111 controls a prefetching part 113 so that the leading instruction of an interruption processing routine can be fetched, then waits for a prescribed time and subsequently, controls a central processing unit 112 so as to execute the interruption processing routine.例文帳に追加

割り込み要求が発生した場合、割り込み制御部１１１は割り込み処理ルーチンの先頭命令をフェッチするようにプリフェッチ部１１３を制御した後、所定の時間待機し、その後に割り込み処理ルーチンを実行するように中央処理装置１１２を制御する。 - 特許庁

When a prefetch part prefetching an instruction code constituting the task before starting task execution based on the task management table is installed, cache mis-hit can be reduced since an instruction code of a new task is fetched in a cache memory when the new task is executed.例文帳に追加

そして、タスク管理テーブルに基づいて、タスクの実行開始までにタスクを構成する命令コードをプリフェッチするプリフェッチ部を備えることで、新たなタスクが実行状態になったときに、そのタスクの命令コードがキャッシュメモリ上に取り込まれていることになるため、キャッシュミスヒットを減らすことができる。 - 特許庁

This cache controller prefetching an instruction code from a memory and storing it into the cache has: an address output part outputting a prefetch address corresponding to a comparison address when an instruction fetch address from a processor accords with the comparison address; and a load control part loading the instruction code to the cache from the outputted prefetch address of the memory.例文帳に追加

命令コードをメモリからプリフェッチしてキャッシュに格納させるキャッシュコントローラであって、プロセッサから命令フェッチアドレスが比較アドレスに一致したときには、比較アドレスに対応するプリフェッチアドレスを出力するアドレス出力部と、出力されたメモリのプリフェッチアドレスからキャッシュに命令コードをロードするロード制御部と、を有することを特徴とするキャッシュコントローラ。 - 特許庁

The method includes a step for fetching a first instruction line from a level 2 cache; a step for identifying, in the first instruction line, a branch instruction targeting an instruction that is outside of the first instruction line; a step for extracting an address from the identified branch instruction; and a step for prefetching, from the level 2 cache, a second instruction line containing the targeted instruction using the extracted address.例文帳に追加

方法は、レベル２キャッシュから第１の命令ラインをフェッチするステップと、第１の命令ラインにおいて、第１の命令ラインの外部にある命令をターゲットとする分岐命令を識別するステップと、識別された分岐命令からアドレスを抽出するステップと、抽出されたアドレスを用いて、レベル２キャッシュから、ターゲットとされた命令を含む第２命令ラインをプリフェッチするステップを含む。 - 特許庁

The method includes a step for fetching a first instruction line from a level 2 cache; a step for extracting, from the first instruction line, an address identifying a first data line containing data targeted by a data access instruction contained in the first instruction line or a different instruction line; and a step for prefetching, from the level 2 cache, the first data line using the extracted address.例文帳に追加

方法は、レベル２キャッシュから第１命令ラインをフェッチするステップと、第１の命令ラインから、第１の命令ラインまたは異なる命令ラインに含まれているデータ・アクセス命令のターゲットとされたデータを含む第１のデータ・ラインの識別アドレスを抽出するステップと、抽出されたアドレスを用いて、レベル２キャッシュから第１のデータ・ラインをプリフェッチするステップを含む。 - 特許庁

A cache controller includes a hit rate acquisition means for determining whether programs requested by a processor have been prefetched to a cache memory to acquire a hit rate, and a prefetch control means for specifying a program requested by the processor when the hit rate falls below a predetermined threshold and prefetching the program to the cache memory before the next period when the hit rate is expected to fall below the predetermined threshold.例文帳に追加

キャッシュ制御装置において、プロセッサによる要求プログラムが、キャッシュメモリにプリフェッチされているかどうかを判定し、ヒット率を取得するヒット率取得手段と、該ヒット率が所定の閾値を下回った際に前記プロセッサが要求したプログラムを特定し、該プログラムをヒット率が前記所定の閾値を下回る次の推定周期より前に、前記キャッシュメモリにプリフェッチするプリフェッチ制御手段とを有する。 - 特許庁