「semiconductor RAM」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This semiconductor device has: the RAMs respectively storing data related to the operation setting corresponding to two operational states with the same data structure; and a selector changing over a reference destination of a CPU (Central Processing Unit) to the RAM with a prescribed power supply voltage value as a threshold value.例文帳に追加

半導体装置に、二つの動作状態それぞれに対応する動作設定に関するデータを、それぞれ同じデータ構造で格納したＲＡＭと、所定の電源電圧値を閾値としてＣＰＵのＲＡＭの参照先を切り替えるセレクタとを備える。 - 特許庁

To enable the test of the other chips during the data holding test period of an SRM in a composite semiconductor device where a SRAM(static RAM) chip and the other IC chips are included and the corresponding output terminals of both chips are connected in common to a single external output terminal.例文帳に追加

ＳＲＡＭチップと他のＩＣチップとを含み、該両チップの対応する出力端子が、単一の外部出力端子に共通接続されて成る複合半導体装置に於いて、ＳＲＡＭのデータ保持テスト期間中に、他のチップのテストを可能とする。 - 特許庁

The semiconductor integrated circuit for the printer 15 for driving a tandem type printing engine 13 is a circuit which supplies data to be supplied to the printing engine 13 first to the printing engine 13 without storing compression data concerning the data in the RAM.例文帳に追加

タンデム型の印刷エンジン１３を駆動するためのプリンタ用半導体集積回路１５を、最初に印刷エンジン１３に供給すべきデータに関しては、それに関する圧縮データをＲＡＭに記憶することなく、印刷エンジン１３に供給する回路としておく。 - 特許庁

Moreover, the communication logging device 20 also includes a microcomputer 30 constituted for logging contents of change of signals communicated between the semiconductor manufacturing apparatus 16 and the AMHS controller 12 to a RAM 44 as the first communication data after addition of the time stamp for each content of change.例文帳に追加

さらに、通信記録装置２０は、半導体製造装置１６およびＡＭＨＳコントローラ１２との間で通信される信号の変化内容を、変化内容ごとにタイムスタンプを付加した上で、第１の通信情報としてＲＡＭ４４に記録するように構成されたマイコン３０を備える。 - 特許庁

A semiconductor integrated circuit device 1 is equipped with; a SRAM (Static RAM) cell array 11 in which a plurality of memory cells each of which consists of CMOSFETs are arranged in matrix; and power source lines VL1 and GL1, etc., which are provided every one bit column , such as one bit column of the SRAM cell array 11.例文帳に追加

半導体集積回路装置１は、ＣＭＯＳＦＥＴから構成される複数のメモリセルが格子状に配置されたＳＲＡＭセルアレイ１１と、ＳＲＡＭセルアレイ１１の１ビット列等の１ビット列ごとに設けられた電源線ＶＬ１、ＧＬ１等を備えている。 - 特許庁

To provide the optical pickup device and semiconductor laser device which perform radial servo by the DPD system of a DVD-ROM, etc., and can perform stable radial servo even for an optical disk detecting the radial servo of a DVD-RAM, etc., by a push-pull system.例文帳に追加

本発明は、ＤＶＤ−ＲＯＭ等のＤＰＤ方式によりラジアルサーボを行うもので、ＤＶＤ−ＲＡＭ等のラジアルサーボをプッシュプル方式で検出する光ディスクに対しても、安定なラジアルサーボが可能な光ピックアップ装置及び半導体レーザ装置を提供することを目的としている。 - 特許庁

By inputting a test mode signal to a test mode input terminal 6, a RAM 2 (special cell requiring the measurement of a standby current) of a semiconductor device 1 is set to a standby state through a dedicated test mode circuit 7 (such as an OR 4 inserted to a chip enable signal line 3, for example).例文帳に追加

テストモード入力端子６にテストモード信号を入力することにより、専用のテストモード回路７（例えば、チップイネーブル信号ライン３に介挿した論理和４）を介して半導体装置１のＲＡＭ２（スタンバイ電流の測定を要する特殊セル）をスタンバイ状態に設定する。 - 特許庁

To quicken the reading of a sector management table to be used for the management of a defective sector, and to suppress the increase of the capacity of an RAM in which the read sector management table is temporarily stored in an outside storage device using a non-volatile semiconductor memory such as a flash memory.例文帳に追加

フラッシュメモリなどの不揮発性半導体メモリを用いた外部記憶装置において、不良セクタの管理のために用いられるセクタ管理テーブルの読み出しを高速化し、かつ読み出したセクタ管理テーブルを一時的に格納するＲＡＭの容量の増大を抑止する。 - 特許庁

The magnetoresistance RAM comprises a plurality of P-N diodes formed in a plurality of N^+-type regions in a semiconductor substrate, a barrier conductive layer, the MTJ and the word line laminated on a P-type impurity region to an MRAM cell array so that one end of the N^+-type region is coupled to a bit line, and the other end is connected to the cell plate via a diode.例文帳に追加

半導体基板内の複数のＮ＋領域に複数のＰ−Ｎダイオードを形成し、Ｐ型不純物領域の上に、バリヤー導電層、ＭＴＪ、及びワードラインを積層してＭＲＡＭセルアレイとし、Ｎ＋領域の一端はビットラインと連結し、他端はダイオードを介してセルプレートと接続する。 - 特許庁

This micro general measurement controller is provided with a single CPU module 10 where a CPU and an ROM and RAM for storing data or a program are mounted on a flat circuit board and at least one device module 20 where any semiconductor device other than a central processing unit is mounted on the circuit board whose shape is almost the same as that of the CPU module.例文帳に追加

平板状の回路基板にＣＰＵとデータやプログラムを記憶するためのＲＯＭ及びＲＡＭとを実装した単一のＣＰＵモジュール１０と、ＣＰＵモジュールとほぼ同一形状の回路基板に中央処理装置以外の半導体デバイスを実装した少なくとも１つのデバイスモジュール２０とからなる。 - 特許庁

An LCD driver IC chip 10 (a liquid crystal display driving device) comprises an internal semiconductor element circuit configured so that a data input circuit 11 RAM(Random Access Memory) 12 as a storage part, a logic circuit 13 as a data processing part, an output circuit 14 for outputting a signal including a latch circuit, etc., are correlated with each other.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

To realize a semiconductor integrated circuit incorporating a memory circuit such a RAM in which defective address information can be easily written even in a state in which a chip is sealed in a package, further, incorporated in a board and a module, and a defective bit of a memory circuit is saved and yield rate is improved.例文帳に追加

ＲＡＭのようなメモリ回路を内蔵した半導体集積回路において、チップをパッケージに封入しさらにボードやモジュールなどに実装した状態でも容易に欠陥アドレス情報を書き込むことができ、それによってメモリ回路の不良ビットを救済して歩留まりの向上を図ることができる半導体集積回路を実現する。 - 特許庁

The LCD driver (liquid crystal display drive device) IC chip 10 includes an input circuit 11 to which data is inputted, a RAM (Random Access Memory) 12 as a memory section, a logic circuit 13 as a data processing section, an internal semiconductor element circuit constituted in such a manner that the output circuit 14 etc., including a latch circuit and producing signal output are correlated.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode.例文帳に追加

半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。 - 特許庁