「semiconductor RAM」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This semiconductor storage device comprises a RAM 10 connected to a hard disc 11 through a comparator 12, in which its own memory capacity of the RAM is compared with the preliminarily ensured capacity of the semiconductor storage device when starting the system, and the wiring area of the semiconductor storage device is increased when it is differed therefrom.例文帳に追加

ＲＡＭ１０が、ハードデイスク１１と比較器１２を介して接続され、システム起動時に自己のメモリ容量と予め確保されている半導体記憶装置の容量を比較し、異なっている場合には、半導体記憶装置の書き出しエリアを増加させる半導体記憶装置、或いはそのような機能を有するソフトウェアを内蔵した半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device which comprises a static RAM of high speed read-out and uses a low voltage power source, and a semiconductor integrated circuit device which comprises a logic circuit of high speed operation and uses a low voltage power source.例文帳に追加

高速読出のスタティックＲＡＭからなる低電圧電源使用の半導体集積回路装置及び高速動作の論理回路からなる低電圧電源使用の半導体集積回路装置を提供すること。 - 特許庁

To provide a semiconductor device having a structure that can limit the increase in the total number of wiring lines even if a functional circuit such as a dynamic RAM (DRAM), etc., and a logic circuit are provided on the same semiconductor substrate..例文帳に追加

ＤＲＡＭ等の機能回路とロジック回路とを同一半導体基板上に混載する場合であれ、その総配線数の増加を抑制可能な構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory circuit device constituted as a dual port RAM, which surely operates, with reduced chip area, and suppressed delay in reading data.例文帳に追加

デュアルポートＲＡＭとして構成される半導体メモリ回路装置を提供するに際し、確実に動作し、チップ面積を低減し、データの読み出しの遅れを低減する。 - 特許庁

To provide a semiconductor integrated circuit capable of preventing abnormal operation due to a user programming error such as reading from an unwritten address of a RAM in actual usage.例文帳に追加

実使用時におけるＲＡＭの未書き込みアドレスからの読み出しというユーザプログラムミスによる異常動作を防ぐことができる半導体集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit device on which a memory circuit such as a RAM macro equipped with the defect repair circuit of high speed and high repair efficiency is mounted.例文帳に追加

高速化と救済効率を高めた欠陥救済回路を備えたＲＡＭマクロ等のメモリ回路を搭載した半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor storage device in which the own memory capacity of a RAM is compared with a preliminarily ensured capacity of the semiconductor storage device when restarting a system, and the writing area of a nonvolatile memory is increased when it is differed therefrom.例文帳に追加

システム起動時に、自分のメモリ容量と予め確保されている半導体記憶装置の容量を比較し、異なっている場合、不揮発性記憶装置の書き出しエリアを増加させる半導体記憶装置を提供する。 - 特許庁

A virtual CPU 2 (program execution circuit) and a virtual RAM 3 (program storage circuit) are modeled on a computer by a hardware description language; the entire test program is stored in the virtual RAM 3; and a semiconductor integrated circuit modeled by a hardware description language of a test object is tested.例文帳に追加

仮想ＣＰＵ２（プログラム実行回路）と仮想ＲＡＭ３（プログラム格納回路）とをハードウェア記述言語によりコンピュータ上でモデル化し、テストプログラムの全てを仮想ＲＡＭ３に格納し、テスト対象のハードウェア記述言語でモデル化された半導体集積回路をテストする。 - 特許庁

On a one-chip microcomputer 1 applied to a semiconductor integrated circuit loads a CPU 11, ROM 12, electric erasable programmable read only memory(EEPROM) 13, RAM 14 and peripheral function 15.例文帳に追加

本発明の半導体集積回路として適用される１チップ・マイクロコンピュータ１には、ＣＰＵ１１、ＲＯＭ１２、ＥＥＰＲＯＭ１３、ＲＡＭ１４及び周辺機能１５が搭載されている。 - 特許庁

To provide a semiconductor memory device which attains a high integration by realizing the stable contraction of an electrode arranging pitch in a cross point type ferroelectric RAM.例文帳に追加

クロスポイント型のＦｅＲＡＭにおける電極配列ピッチの安定的な縮小化を実現し、高集積化を達成し得る半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device which alleviates the possibility of disconnection remarkably about an electric connection to a memory peripheral circuit in a cross point type ferroelectric RAM, and to provide a method for manufacturing the same.例文帳に追加

クロスポイント型のＦｅＲＡＭにおけるメモリ部周辺回路への電気的接続に関し断線の恐れを大幅に軽減する半導体装置及びその製造方法を提供する。 - 特許庁

To reduce a capacity of a RAM storing logical-physical translation table and to maximize an effectively available data area in a non-volatile memory in a mass storage semiconductor memory device.例文帳に追加

大容量の半導体メモリ装置において、論物変換テーブルを格納するＲＡＭの容量を小さくすると共に、不揮発性メモリの有効に利用できるデータ領域を極大化する。 - 特許庁

Scan result data output from the scan path are compared with the scan output expected value data read out of an other RAM by a comparison circuit 6 inside the semiconductor integrated circuit 1.例文帳に追加

そして、スキャンパスから出力されるスキャン結果データと、他方のＲＡＭから読み出したスキャン出力期待値データとを半導体集積回路１の内部の比較回路６で比較する。 - 特許庁

In the hard macros (for example, RAM 1, PLL (phase locked loop) circuit 2) 1, 2 constituting portions of the semiconductor integrated circuit 3 disposed on a semiconductor chip 5, wiring 11a-11f, 21a-21f passing through the inside of the hard-macros 1, 2 is prearranged before the hard-macros 1, 2 are disposed on the semiconductor chip 5.例文帳に追加

半導体チップ５上に配されて半導体集積回路３の一部を構成するハードマクロ（例えば、ＲＡＭ１、ＰＬＬ回路２）１，２には、該ハードマクロ１，２の内部を通過する通過配線１１ａ〜１１ｆ、２１ａ〜２１ｆが、該ハードマクロ１，２の半導体チップ５上への配置前に予め施されている。 - 特許庁

When it is decided that the secrecy level of a file exceeds a set value by a secrecy level deciding part 32, a save area preparation part 33 prepares an RAM disk as a storage area in a semiconductor memory composing a storage part 34 of a computer C for a terminal, and a material storage part 36 stores a file in the RAM disk.例文帳に追加

ファイルの機密レベルが設定値を超えることを機密レベル判定部３２で判定した場合には、保存領域作成部３３が端末用コンピュータＣの保存部３４を構成する半導体メモリに保存領域としてＲＡＭディスクを作成し、このＲＡＭディスクに対して資料保存部３６がファイルを保存する。 - 特許庁

To provide a semiconductor integrated circuit capable of executing the operation time power supply current test of a prescribed operation in the state that a ROM 1320 performs a read operation even when the instruction code of an operation program is arranged in a RAM 1320 and a CPU 1310 reads the instruction code from the RAM 1310.例文帳に追加

動作プログラムの命令コードをＲＡＭ１３２０に配置し、ＣＰＵ１３１０はＲＡＭ１３１０から命令コードを読み出しても、ＲＯＭ１３２０が読み出し動作をした状態で、所定の動作の動作時電源電流テストを実施出来る半導体集積回路を提供することを目的とする。 - 特許庁

The semiconductor integrated circuit device 101 prohibits access to a bus port 110a from the outside, permits access to RAMs 104 and 105, and transfers the encrypted program and the decryption program to the RAM 105 when the encrypted program and the decryption program D123a are input in a RAM 105.例文帳に追加

本発明の半導体集積回路装置１０１は、暗号化されたプログラムと復号プログラムＤ１２３ａとがＲＡＭ１０５に入力されると、バスポート１１０ａに対して外部からのアクセスを禁止させ、ＲＡＭ１０４及び１０５へのアクセスを許可して暗号化されたプログラムと復号プログラムとのＲＡＭ１０５への転送を行う。 - 特許庁

To adjust the skews of the clock signals easily to each other by reducing the circuit scale in a semiconductor integrated circuit containing memory cells, such as RAM and the like, and a sequential logic circuit, such as a flip-flop and the like.例文帳に追加

ＲＡＭ等のメモリセルとフリップフロップ等の順序論理回路とを含む半導体集積回路のレイアウト設計において、回路規模を削減しながらクロック信号のスキューを容易に合わせる。 - 特許庁

On the circuit formation surface of a semiconductor chip 20, a CPU core 1, a DSP core 2, an analog circuit 3, an analog/digital conversion circuit 4, a memory (ROM/RAM) 5, and a logic circuit 6 are subjected to divisional formation.例文帳に追加

半導体チップ２０の回路形成面に、ＣＰＵコア１と、ＤＳＰコア２と、アナログ回路３と、アナログ・ディジタル変換回路４と、メモリ（ＲＯＭ／ＲＡＭ）５と、ロジック回路６とを分割形成する。 - 特許庁

A print block B reads the adjustment value corresponding to the detection result of the code sensor 22 from the semiconductor memory RAM/ROM and a conveying amount or the like of printing paper is adjusted based on the read adjustment value.例文帳に追加

プリントブロックＢは、コードセンサ２２の検出結果に対応する調整値を半導体メモリＲＡＭ／ＲＯＭから読み出し、該読み出した調整値に基づきプリントペーパの搬送量等を調整する。 - 特許庁

Identification information on the returnable box 1 is stored in the ROM domain of the wireless communication type semiconductor device 3 and information on goods stored in the returnable box is stored in the RAM domain.例文帳に追加

無線通信式半導体装置３のＲＯＭ領域には通い箱１の識別情報を記憶し、ＲＡＭ領域には通い箱１に収納される商品の商品情報を記憶する。 - 特許庁

To provide a semiconductor integrated circuit device which assures less amount of overhead of circuit, reduces external terminals led out as the test terminals of a RAM, prevents increase of chip size and improves wiring capability.例文帳に追加

回路のオーバーヘッドが少なく、ＲＡＭのテスト端子として取り出す外部端子を減らし、チップサイズの増大を防ぐと共に、配線性を向上することができる半導体集積回路装置を提供する。 - 特許庁

Errors produced in the data, when the failures generated in semiconductor memory 703, are compensated readily, and operation as a desired RAM, even if the failures are present in the data input/output, is performed.例文帳に追加

半導体メモリ７０３に故障が発生した際にデータに生じる誤りを容易に補償することができ、またデータ入出力に故障が存在しても所望のＲＡＭとして動作できる。 - 特許庁

To provide a semiconductor storage device, which can perform high-speed transfer and high-speed read/write processing at a reduced manufacturing cost by reducing the size of each buffer RAM to a one-sector size.例文帳に追加

各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置を提供する。 - 特許庁

To reduce the electric power consumption in scroll processing, partial display processing or interlace processing combined therewith in a semiconductor integrated circuit built in with a RAM for driving a display device.例文帳に追加

表示デバイスを駆動するためにＲＡＭを内蔵した半導体集積回路において、スクロール処理、パーシャル表示処理、又は、それらと組み合わせたインターレース処理における消費電力を低減させる。 - 特許庁

The semiconductor recorder is constituted of a packet header latch circuit 4 for input packet data, a data memory (RAM) 8 including a plurality of memory areas A to C, block management memories 9 to 11, a control circuit 15 and an address generator 16.例文帳に追加

入力パケットデータのパケットヘッダラッチ回路４、複数のメモリ領域Ａ〜Ｃを含むデータメモリ（ＲＡＭ）８、ブロック管理メモリ９〜１１、制御回路１５およびアドレスジェネレータ１６により構成される。 - 特許庁

The power supply of the semiconductor device having a memory cell such as a flip-flop, a RAM or an SRAM is turned on, and a logic signal of a Hi or Lo first output from each memory cell is acquired.例文帳に追加

フリップフロップ、ＲＡＭあるいはＳＲＡＭ等のメモリセルを有する半導体装置の電源をオンにして、各メモリセルから最初に出力されるＨｉまたはＬｏの論理信号を取得する。 - 特許庁

To provide a semiconductor storage device, in which a test pattern from the outside can be input easily and by which the data write, etc., of initial data to a RAM section can be conducted at high speed from the outside.例文帳に追加

外部からのテストパターンの入力等が容易であり，また，ＲＡＭ部への初期データのデータ書き込み等も外部から高速に行うことが可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor storage device capable of reducing a size of each buffer RAM equivalently to one sector size, being manufactured at a low cost, transferring the data at a high speed, and executing the writing and reading processes at a high speed.例文帳に追加

各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置を提供する。 - 特許庁

The magnetic RAM using the Schottky diode includes a stacked structure of word lines, a resistance variation pattern, and bit lines and is characterized by that a resistance variation element pattern and the semiconductor layer pattern or the semiconductor layer pattern and bit lines form the Schottky diode.例文帳に追加

ワードライン、抵抗変化素子パターン、半導体層パターン及びビットラインの積層構造を含み、抵抗変化素子パターンと半導体層パターン又は半導体層パターンとビットラインはショットキーダイオードを形成することを特徴とするショットキーダイオードを用いたマグネチックＲＡＭである。 - 特許庁

This display control semiconductor integrated circuit 101 causes an internal synchronous control circuit 5 provided therein to control via a built-in single-port RAM 4 the transfer of display data between a CPU 2 and a display panel 3.例文帳に追加

表示制御半導体集積回路１０１は、内蔵のシングルポートＲＡＭ４を介して、内部に具備された内部同期制御回路５によりＣＰＵ２と表示パネル３間の表示データ転送制御を行う。 - 特許庁

To provide a non-volatile semiconductor memory such as a ferroelectric RAM or the like in which a potential of a floating line connected to a memory cell can be prevented from varying by an adjacent signal line during read/write operation.例文帳に追加

メモリセルに連結されたフローティングラインの電位がリード／ライト動作の間に隣接した信号ラインによって変化されることを防止できる強誘電体ＲＡＭなどの不揮発性メモリ装置を提供する。 - 特許庁

To provide a method for producing a target for forming a phase change recording film used for a phase change RAM (Random Access Memory) as one kind of a semiconductor nonvolatile memory with which presputtering time is shortened.例文帳に追加

半導体不揮発メモリーの一種である相変化メモリー（Ｐｈａｓｅ Ｃｈａｎｇｅ ＲＡＭ）に用いられる相変化記録膜を形成するためのプレスパッタ時間の短いターゲットの製造方法を提供する。 - 特許庁

The semiconductor memory device (RAM) 10a which reads and writes data according to a command from CPU 70 is connected to a storage flash memory 60 which reads and writes data at a specified access unit.例文帳に追加

ＣＰＵ７０からの指令を受けて、データの読み出し、書き込みを行なう半導体記憶装置（ＲＡＭ）１０ａは、所定のアクセス単位でデータの読み出し、書き込みを行なうストレージフラッシュメモリ６０に接続される。 - 特許庁

To obtain a measuring system for a fail bit map of a semiconductor memory in which FBM data at high speed operation of a memory can be gathered even when a fault exists in a RAM for storing FBM data.例文帳に追加

ＦＢＭデータを保管する保管用ＲＡＭ自体に故障がある場合でも、メモリを高速で動作させた時のＦＢＭデータを採取することを可能にする半導体記憶装置フェイルビットマップ測定方式を得る。 - 特許庁

Moreover, the address decoder 12 includes a nonvolatile memory 13 for storing segment allocation information expressing the segment allocation of the LCD 5, a RAM 14 for storing the segment allocation information transferred from the memory 13 when a semiconductor integrated device is initialized and a decoding means decoding the display information based on the segment allocation information stored in the RAM 14.例文帳に追加

このアドレスデコーダは、ＬＣＤのセグメント割付を表すセグメント割付情報を記憶するための不揮発性メモリと、半導体集積装置が初期化される際に不揮発性メモリから転送されたセグメント割付情報を記憶するためのＲＡＭと、ＲＡＭに記憶されたセグメント割付情報に基づいて表示情報をデコードするデコード手段とを含む。 - 特許庁

The semiconductor integrated circuit is loaded with a characteristics fluctuation suppression circuit 8 outputting a power supply voltage Vout for operating a RAM 7 which is the characteristics fluctuation suppression object circuit at the speed of a designed center value to the RAM 7 with a control voltage VCTRL supplied to the voltage controlled oscillator 2 of the PLL circuit 1 as characteristic fluctuation information.例文帳に追加

ＰＬＬ回路１の電圧制御型発振器２に供給される制御電圧ＶＣＴＲＬを特性変動情報として特性変動抑圧対象回路であるＲＡＭ７に対して、ＲＡＭ７が設計中心値の速度で動作するような電源電圧Ｖoutを出力する特性変動抑圧回路８を搭載する。 - 特許庁

In these semiconductor memory device, occurrence of deterioration of the property during a test of the plurality of RAM-macro RAM1 to RAM7 can be prevented when execution periods of the plurality of memory tests are set, so that power consumption consumed during tests of the plurality of RAM-macro RAM1 to RAM7 become the allowable maximum power Wmax or less.例文帳に追加

このような半導体メモリ装置は、複数のＲＡＭマクロＲＡＭ１〜ＲＡＭ７のテスト時に消費される消費電力が許容最大電力Ｗｍａｘ以下になるようにその複数メモリテスト実施期間が設定されているときに、複数のＲＡＭマクロＲＡＭ１〜ＲＡＭ７のテスト時の特性劣化が発生することを防止することができる。 - 特許庁

To suppress conventional overheads for rewriting of operation setting to a RAM (Random Access Memory) after transfer of an operational state when transferring from a normal operational state to a power-saving state in a semiconductor device.例文帳に追加

半導体装置において、通常の動作状態から省電力状態に移行した際に、従来における動作状態の移行後にあるＲＡＭへの動作設定の書き換えのためのオーバーヘッドを抑えることを目的とする。 - 特許庁

To provide a semiconductor memory control device rewriting a flash memory itself while executing a regular program read from a flash memory by a CPU and dispensing with a RAM temporarily storing a rewriting program.例文帳に追加

ＣＰＵがフラッシュメモリから読み出される通常のプログラムを実行中にフラッシュメモリ自身を書き換えることができ、かつ書き換えプログラムを一時的に格納するＲＡＭを不要とする半導体メモリ制御装置を提供する。 - 特許庁

In this semiconductor integrated circuit device 1, a first bus B1 used in the processing of the CPU 2 and a third bus B3 used in data transferring processing by a RAM-FIFO unit 3 are connected through bus bridges BB1, BB2.例文帳に追加

半導体集積回路装置１には、ＣＰＵ２の処理に用いられる第１バスＢ１と、ＲＡＭ−ＦＩＦＯユニット３などのデータ転送処理に用いられる第３バスＢ３とは、バスブリッジＢＢ１，ＢＢ２を介して接続されている。 - 特許庁

To provide a semiconductor integrated circuit which permits the selection of lines of data buses for inputting data when the bit count of a data bus used for inputting data to be written in a RAM is different from the bit count of input data.例文帳に追加

ＲＡＭに書き込むデータを入力するために用いられるデータバスのビット数と入力データのビット数とが異なる場合に、データを入力するデータバスのラインを選択することができる半導体集積回路を提供する。 - 特許庁

A semiconductor storage device is equipped with the RAM (random access memory) (10), the ODT (on die termination) circuit (30), and a JTAG (joint test action group) circuit (20).例文帳に追加

本発明の半導体記憶装置は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（１０）と、ＯＤＴ（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ）回路（３０）と、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）回路（２０）と、を具備している。 - 特許庁

To provide a semiconductor integrated circuit device which shortens the download time when data are downloaded from an external memory to an on-chip RAM and never lowers the throughput of a central arithmetic processing unit during the downloading.例文帳に追加

外部メモリからオンチップＲＡＭ上にデータをダウンロードする場合に、ダウンロード時間を短くするとともに、ダウンロード中に中央演算処理ユニットの処理能力を低下させない半導体集積回路装置を提供することにある。 - 特許庁

To provide a semiconductor integrated circuit device incorporating a RAM-macro in which easiness to use is improved, an operation mode being adaptable to either of a response characteristic or low power consumption is selected, or an input setup value can be selected.例文帳に追加

使い勝手の改善、応答性又は低消費電力のいずれかに適合した動作モードを選ぶこと、あるいは入力セットアップ値を選ぶことが可能なＲＡＭマクロを搭載した半導体集積回路装置を提供する。 - 特許庁