| 例文 |
serial data controllerの部分一致の例文一覧と使い方
該当件数 : 137件
This distributed type microcomputer controller is configured by distributing a plurality of control units 1 to 3 on a transmission line 4 to exchange data by serial communication.例文帳に追加
複数の制御ユニット1〜3を伝送ライン4に分散配置し、シリアル通信によりデータの授受を行う分散型マイコン制御装置である。 - 特許庁
The storage 4 is connected to the data processor 2 that is a host controller by a serial ATA standard in series via a channel 6.例文帳に追加
ホストコントローラであるデータ処理装置2には、通信路6を介して記憶装置4がシリアルATA規格によって直列接続されている。 - 特許庁
A CPU is mounted on each of operating devices 2-1 to 2-n, and state information in response to a switch input is transmitted as serial data to a controller 3.例文帳に追加
各操作器2−1〜2−n毎にCPUを搭載し、スイッチ入力に応じた状態情報をシリアルデータにて制御装置3へ送出する。 - 特許庁
In a data storage device including a flash array 58 and a universal serial bus (USB) controller 56 in conformity with the USB specification, a unit 46 includes an erasable nonvolatile memory module called a flash module 58, which can receive a write command and a read command from a host platform 44.例文帳に追加
USB仕様に適合性がある、フラッシュアレイ58及びユニバーサル・シリアル・バス(USB)制御器56から構成されたデータ記憶装置。 - 特許庁
To provide a setting method that facilitates the setting of a serial interface circuit between each device to be controlled and a controller and the setting of response control data.例文帳に追加
各被制御機器とコントローラ間のシリアルインターフェース回路の設定及び応答制御データの設定が簡単にできる設定方法を提供する。 - 特許庁
The dedicated serial data buses and/or control buses may be configured to provide unbuffered access to the individual memory devices from the memory controller.例文帳に追加
前記専用直列データバス及び/又はコントロールバスは、前記メモリコントローラから前記それぞれのメモリデバイスにバッファされないアクセスを提供するように形成できる。 - 特許庁
The packet transferred from the data transfer controller 10 at the host side via the serial bus includes a synchronous signal code field for setting up synchronous signal code.例文帳に追加
シリアルバスを介してホスト側データ転送制御装置10から転送されるパケットが、同期信号コードを設定するための同期信号コードフィールドを含む。 - 特許庁
A unit 22 is provided between the scale and the controller 10, the serial data transmitted from the scale 20 is blanched and supplied to an external personal computer 24, etc.例文帳に追加
スケールとコントローラ10との間にユニット22を設け、スケール20から送信されたシリアルデータを分岐させ、外部のパソコン24等に供給する。 - 特許庁
Image data and a sync signal are transmitted/received between the image input unit 10 and the controller 30 by the serial system.例文帳に追加
この構成により、画像入力装置10と制御装置30との間で、シリアル方式にて画像データおよび同期信号の送受信を行わせる。 - 特許庁
The display driving device is composed of a set of a plurality of driving devices, and a serial data input pin and a serial data output pin, which usually transfer image data to each of the driving device, further assign a command from an external controller and/or an internal status of the driving device.例文帳に追加
本発明の表示駆動装置は、複数の駆動装置のセットからなり、各駆動装置に対して、通常イメージデータが転送されるシリアルデータ入力ピン及び出力ピンが、さらに外部制御装置からのコマンド及び/又はそれに対して駆動装置の内部ステータスを割り当てるものである。 - 特許庁
The exchange of data is operated between a serial interface 20 and a memory register 21 and a data buffer 22, and the data of the data buffer 22 are exchanged through a memory controller 23 with a memory 24 according to setting written in the memory register 21.例文帳に追加
シリアルインターフェース20とメモリレジスタ21及びデータバッファ22との間でデータの交換が行われ、メモリレジスタ21に書き込まれる設定に従ってデータバッファ22のデータがメモリコントローラ23を通じてメモリ24と交換される。 - 特許庁
To provide a USB (universal serial bus) controller easy in changing the size and the kind of transmission data, and capable of miniaturizing the circuit scale more than when stored in a register by storing response data in a RAM.例文帳に追加
送信データのサイズ・種類等の変更が容易な、また応答データをRAMに格納することでレジスタに格納するよりも回路規模を小さくできるUSBコントローラを提供する。 - 特許庁
Video data VD transmitted from a main controller MC which includes an image processing part 100 to a head controller HC which includes a head control module 400 are transmitted as serial signals with clock components superposed.例文帳に追加
画像処理部100を含むメインコントローラMCからヘッド制御モジュール400を含むヘッドコントローラHCへ送信するビデオデータVDを、クロック成分を重畳したシリアル信号として送信する。 - 特許庁
An image input unit 10 has a communication IF 15 for transmitting/receiving image data and a sync signal to/from a controller 30 by serial system, and a controller 30 has a communication IF 36 for transmitting/receiving image data and a sync signal to/from the image input unit 10 by a serial system.例文帳に追加
画像入力装置10は、制御装置30との間でシリアル方式にて画像データおよび同期信号の送受信を行う津新IF15を有し、制御装置30は、画像入力装置10との間でシリアル方式にて画像データおよび同期信号の送受信を行う通信IF36を有する。 - 特許庁
In a serial communication apparatus to serial-transfer a data through a communication controller, the communication controller stops a self data reception when a start of a break signal is detected by monitoring mark and space states of a receiving signal, and returns it to a receivable state when a terminal of the break signal is detected.例文帳に追加
通信制御部を介してデータをシリアル転送するシリアル通信装置において、 前記通信制御部は、受信信号のマーク,スペース状態を監視してブレーク信号の開始を検出したときに自己のデータ受信を停止させ、ブレーク信号の終端を検出したときに受信可能状態に戻す。 - 特許庁
To provide an encoder data conversion circuit capable of performing calculation by taking in detection position data at any time in the side of a high order controller for receiving the detection position data from a serial encoder to perform control.例文帳に追加
シリアルエンコーダからの検出位置データを受け取って制御を行う上位コントローラ側で何時でも検出位置データを取り込んで演算を行い得るエンコーダデータ変換回路を提供することを目的とする。 - 特許庁
In the transmitting circuit 9, a cyclic code CRC of 16 bits capable of detecting the error of the input data is added to the end of the inputted position sensing information, to be converted into the serial data and transmitted to the servo controller 13 as a serial signal SRX.例文帳に追加
送信回路9では、入力された位置検出情報の末尾に入力データの誤りを検出できる16ビットの巡回符号CRCを付加してシリアルデータに変換してシリアル信号SRXとしてサーボ制御装置13へ送信する。 - 特許庁
This data recording controller is provided with a data fetch circuit 11, an 8-16 modulation circuit 12, a stream controller 13, SRAMs 14a and 14b and a parallel/serial (P/S) conversion circuit 15, and they synchronize with a clock and perform respective processing.例文帳に追加
データ記録制御装置は、データフェッチ回路11と8−16変調回路12とストリームコントローラ13とSRAM14aおよび14bとパラレル/シリアル(P/S)変換回路15とを備え、これらがクロックに同期してそれぞれの処理を行う。 - 特許庁
The serial data transmitting and receiving apparatus is equipped with: a parallel/serial converter 1; an LDVS (low voltage differential signaling) signal transmitter 2; an LDVS signal receiver 3; a transmission line 4; a non-display detector 5 as a non-display period detector; and an output controller 6.例文帳に追加
この実施形態は、パラレル・シリアル変換器1とLVDS信号送信器2とLVDS信号受信器3と伝送路4と非表示期間検出部としての非表示検出器5と出力制御器6とを備える。 - 特許庁
A physical layer 54 that extracts data and a link transaction layer controller 200, that interfaces data from the physical layer 54 with a host system, are provided between an IEEE 1394 serial bus 58 and the host system.例文帳に追加
IEEE1394シリアル・バス58とホスト・システムの間に、データを抽出する物理層54とデータを物理層からホスト・システムにインタフェースするリンク・トランザクション層コントローラ200が設けられる。 - 特許庁
Configuration data are previously stored in the flash memory 6 via a serial port 1, and at the time of starting-up of the system, the configuration controller performs configuration with automatically reading out the stored data.例文帳に追加
フラッシュメモリー6には、予めシリアルポート1を介してコンフィグレーションデータを格納しておき、システム起動時に、コンフィグレーション制御装置5はこの格納データを自動的に読み出しつつコンフィグレーションを行う。 - 特許庁
Since the data to be accessed from the second memory via the high-speed serial causes latency, the configuration of data SRAM for head discharging set in the inkjet head controller is changed.例文帳に追加
ただし、第2のメモリから、高速シリアル経由してアクセスするデータは、レイテンシが生じるので、インクジェットヘッドコントローラの内部に設けられているヘッド吐出用データSRAMのコンフィグレーションを変更する。 - 特許庁
Display data DATA, a start pulse YST, a clock YCK, etc., are inputted from a controller to a display panel DP, and a gate line driving circuit GD outputs a serial output signal from a built-in shift register.例文帳に追加
コントローラから表示パネルDPに表示データDATA、スタートパルスYST、クロックYCK等が与えられ、ゲート線駆動回路GDが内蔵するシフトレジスタよりシリアルアウト信号を出力する。 - 特許庁
To provide a memory controller and electronic equipment, for shortening a system boot time and an access time for data after boot, in the electronic equipment mounted with a serial nonvolatile memory.例文帳に追加
シリアル不揮発性メモリを搭載する電子機器において、システムの起動時間および起動後のデータのアクセス時間を短縮できるメモリコントローラおよび電子機器を提供する。 - 特許庁
When a CPU (not shown in a figure) reads the data received by the serial communication controller 4, the RxRDY signal is turned into a low level (L), and the timer 5 stops the counting.例文帳に追加
CPU(不図示)がシリアル通信コントローラ4が受信したデータを読み込むと、RxRDY信号はLとなり、タイマ5はそこでタイマのカウントを停止する。 - 特許庁
The constituting elements of a printer 740 are connected through a printer controller 741 and a data selector 748 to a 1394 interface part 749 for a 1394 serial bus.例文帳に追加
プリンタ740は、その構成要素が、プリンタコントローラ741及びデータセレクタ748を介して1394シリアルバス用の1394インターフェース部749に接続されている。 - 特許庁
To provide a display controller which is enabled to secure a bypass function when a fast serial interface for fast data communication with a host computer is employed.例文帳に追加
ホストコンピュータとの間で高速データ通信を行う高速シリアル・インタフェースを採用する場合に、バイパス機能を確保できるようにした表示制御装置の提供 - 特許庁
Also, the timer 5 outputs a reset signal after the lapse of a prescribed time is a state that the data received by the serial communication controller 4 are not read by the CPU.例文帳に追加
しかし、CPUがシリアル通信コントローラ4が受信したデータを読み込まないまま、所定の時間経過した場合にはタイマ5はリセット信号を出力する。 - 特許庁
When a printer 101 receives print data transmitted from a host computer 100, a controller 102 performs serial communications with an engine side CPU 103 to control printing.例文帳に追加
ホストコンピュータ100から送出された印字データをプリンタ101が受けると、コントローラ102はエンジン側のCPU103とシリアル通信を行い、印字制御を行う。 - 特許庁
The module manager receives a serial input data stream 66 and a corresponding input clock signal 70 from a print controller 20 arranged outside of the ink-jet print head assembly.例文帳に追加
モジュールマネージャは、インクジェットプリントヘッドアセンブリの外部に配置されたプリンタコントローラ(20)からシリアル入力データストリーム(66)及び対応する入力クロック信号(70)を受け取る。 - 特許庁
In the information processor 10, during data transmission (transfer) from a controller 31 to the control panel 21, a clock signal of high frequency is supplied into a serial interface circuit 25 inside the control panel 21, whereas during the data transmission from the operation panel 21 to the controller 31, a clock signal of low frequency is supplied into the serial interface circuit 25.例文帳に追加
情報処理装置10を、コントローラ31から操作パネル21へのデータ送信(転送)時には、操作パネル21内のシリアルインタフェース回路25に高周波数のクロック信号が供給され、操作パネル21からコントローラ31へのデータ送信時には、シリアルインタフェース回路25に低周波数のクロック信号が供給される装置として構成しておく。 - 特許庁
If preparations are made and a recording operation is available in a video data recording and reproducing device 5 side, a video data input device supplies (n-1) pieces of serial video file data through a data transfer system network 10 with control of a system controller 9.例文帳に追加
映像データ記録再生装置5側での準備が整い記録動作が可能であれば、システム制御装置9の制御により、データ転送系ネットワーク10を介して上記映像データ入力装置から、(n−1)個のシリアル映像ファイルデータが供給されてくる。 - 特許庁
To achieve the combination of independent optimum input and output bus width by equipping with a data transmission controller for effecting equivalent transmission capacity conversion between parallel-serial to permit customization by making a parallel bus width and a serial lane independent.例文帳に追加
本発明の目的は、パラレル-シリアル間の等価伝送容量変換を行うデータ伝送制御装置を具備し、パラレルバス幅、シリアルレーンを独立することでカスタマイズ可能とし、独立して最適な入出力バス幅の組み合わせを実現することにある。 - 特許庁
The interface of a controller part and an engine part is arranged after an RIP, and an engine control part 16 is provided with an image processing part and a video data storage memory, and the interface is configured to transfer digital data by high speed serial communication.例文帳に追加
コントローラ部とエンジン部のインタフェースをRIP26後とし、エンジン制御部16に画像処理部とビデオデータの保持メモリを持ち、インタフェースを高速シリアル通信によるデジタルデータでの転送にする構成とする。 - 特許庁
Also, the exchange of data is operated between the serial interface 20 and an extended function register 25 and a data buffer 26, and the data of the data buffer 26 are exchanged through an extended function controller 27 with an extended function device 28 according to setting written in the extended function register 25.例文帳に追加
またシリアルインターフェース20と拡張機能レジスタ25及びデータバッファ26との間でデータの交換が行われ、拡張機能レジスタ25に書き込まれる設定に従ってデータバッファ26のデータが拡張機能コントローラ27を通じて拡張機能の装置28と交換される。 - 特許庁
A clock data recovery (CDR) circuit 40 comprises a phase detector 1, a serial/parallel converter 2, a digital filter 3, a phase controller 4, a phase interpolator 5, an integrator 6, a multiplexer 7, and a multiplexer 8.例文帳に追加
CDR回路40には、位相検出器1、シリアル−パラレル変換器2、デジタルフィルタ3、位相制御器4、位相補間器5、積分器6、マルチプレクサ7、及びマルチプレクサ8が設けられる。 - 特許庁
Each transmission data control means 5 for a monitor X and a controller Y sets a data size and a transmission period that occurrence of collisions is least while a destination data quantity per unit time is kept constant, adds a serial number to transmission data and transmits the same data to a network of a duplicate configuration.例文帳に追加
各々の監視装置Xおよび制御装置Yの送信データ制御手段5は、単位時間当たりの送信データ量を一定に維持した状態で最もコリジョンの発生が少なくなるデータサイズと送出周期を設定し、送信データにシリアル番号を付加して2重化されたネットワークに同一のデータを送出する。 - 特許庁
To provide an electronic controller and its serial communication method for solving any restriction by a communication protocol to make an early response while mounting a microcomputer which is not able to operate a flag under reception by a communication control means which receives serial data.例文帳に追加
シリアルデータを受信する通信制御手段によって受信中フラグを操作することのできないマイクロコンピュータを搭載しつつも、通信プロトコルによる制約を解消して早期の応答を可能とする電子制御装置およびそのシリアル通信方法を提供する。 - 特許庁
To provide a controller device connected to an IEEE 1394 serial bus for normally processing stream data without the need for connecting an apparatus exclusive for data conversion onto the bus even when its own apparatus has no decoder suitable for stream data transmitted from a transmission side apparatus.例文帳に追加
IEEE1394シリアルバスに接続されるコントローラ機器において、自機が送信側機器から送信されるストリームデータに適したデコーダを有していない場合でも、バス上にデータ変換専用の装置を接続することなく、ストリームデータを正常に処理する。 - 特許庁
A recorder 1 has a serial interface circuit 2 for receiving data from the host, and a DMA request signal generating circuit 5 and a DMA mediation circuit & memory controller 6 for transferring the received data to a receiving buffer.例文帳に追加
記録装置1は、ホストからデータを受信するためのシリアルインタフェース回路2と、その受信したデータを受信バッファへ転送するDMA要求信号発生回路5とDMA調停回路&メモリコントローラ6を有している。 - 特許庁
The charging controlling controller 19 builds up an electric source of a ECU 15 by switching on a stand-by switch 22 and transmits a charging condition data to the ECU 15 by a serial signal.例文帳に追加
充電制御コントローラ19は、割り込み信号を受けたときに、スタンバイスイッチ22をオンさせてECU15の電源を立ち上げると共に、ECU15に対し充電条件データをシリアル信号にて送信する。 - 特許庁
The data transfer control device includes a PATAI/F (parallel AT attachment interface) 10 connected to a PATA bus; an SATAI/F (serial AT attachment interface) 50 connected to an SATA bus; and a sequence controller 30 performing transfer sequence control.例文帳に追加
データ転送制御装置は、PATAバスに接続されるPATAI/F10と、SATAバスに接続されるSATAI/F50と、転送シーケンス制御を行うシーケンスコントローラ30を含む。 - 特許庁
The storage device converts the parallel read data signal from the storage section into a second serial signal and outputs the converted signal through the optical transmission line to the controller as a second optical signal of single wavelength.例文帳に追加
記憶装置は、記憶部からの並列の読み出しデータ信号を第2直列信号に変換し、変換した信号を単一波長の第2光信号として、光伝送路を介してコントローラに出力する。 - 特許庁
When rewriting data of a flash ROM 702, a CPU 701 controls a USB (Universal Serial Bus) host controller 711, and changes over a VBUS signal line to a low level to electrically cut a USB hub 712.例文帳に追加
フラッシュROM702のデータを書き換える際には、CPU701は、USBホストコントローラ711を制御して、VBUS信号線を低レベルに切り換えてUSBハブ712を電気的に切断する。 - 特許庁
The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加
データ転送制御装置は、システムバスを介して接続されるホストデバイス5との間でのインターフェース処理を行うインターフェース回路92と、シリアルバスを介して受信したパケットの解析を行い、1つのデータ単位がKビットとなるデータをインターフェース回路92に出力するリンクコントローラ90とを含む。 - 特許庁
The network controller is provided with a cyclic code detection means 123 that detects a cyclic code of serial data from a line, its error detection means 124 that checks arrival of a data packet to a reception station and a count means 105 that stores number of times of data detection, and limits the reception processing.例文帳に追加
回線からのシリアルデータの巡回符号検出を行なう巡回符号検出手段123とそのエラー検出手段124により、データパケットが受信局に到達していることを調べ、データ検出回数を記憶するカウント手段105により、受信処理の制限を行なう。 - 特許庁
Control data DTp which are generated in the main controller 40 and are converted to serial data are transmitted as a low voltage differential signal to a screen display device 41 via a transmission line 42, and a strobe signal STB of control data are transmitted to the picture display device 41 in the same manner.例文帳に追加
主制御装置40で生成され、シリアル変換された制御データDTpを低電圧差動信号として伝送路42を介して画面表示装置41へ伝送し、制御データのストローブ信号STBも同様にして画面表示装置41へ伝送している。 - 特許庁
This bridge circuit 30 is provided with an interface circuit 20 which executes serial data transfer with a host device 10(first device), an interface circuit 90 which executes parallel data transfer with an LCD 100(second device) and a transfer controller 50.例文帳に追加
ブリッジ回路30は、ホストデバイス10(第1のデバイス)との間でシリアルデータ転送を行うためのインターフェース回路20と、LCD100(第2のデバイス)との間でパラレルデータ転送を行うためのインターフェース回路90と、転送コントローラ50を含む。 - 特許庁
By operating the computer 57, the date and time data expressing the present date and time is transferred to a controller 53 through serial communication in such order as identification code → writing instruction code →-date and time data, and the circuit 49 starts the time measurement from the present date and time.例文帳に追加
パーソナルコンピュータ57を操作して、現在の日時を表す日時データをシリアル通信で識別コード→書込命令コード→日時データの順番にコントローラ53に転送すると、現在の日時から時計回路49の計時が開始される。 - 特許庁
To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.例文帳に追加
USBインタフェース制御装置に対する任意のデータ量のUSBパケットデータのDMA転送を設定し、DMA転送を行った場合においても、該DMA転送に応じたデータ量のUSBパケットを転送可能としたDMA制御装置、印刷装置、及びDMA制御方法を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|