「source drain」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

Thereafter a silicon oxidation film 125 is accumulated, patterning for forming a low resistance diffusion layer for emitter and MOS source/drain taking-out is performed, As+ ion is injected on the emitter part of a bi-polar transistor and the source/drain taking-out part of an NMOS transistor, and BF2+ ion is injected to the source/drain taking-out part of a PMOS transistor.例文帳に追加

その後、シリコン酸化膜１２５を堆積させ、エミッタ及びＭＯＳソース／ドレイン取り出し用の低抵抗拡散層を形成するためのパターンニングを行い、バイポーラトランジスタのエミッタ部とＮＭＯＳトランジスタのソース／ドレイン取り出し部にＡｓ＋イオンを注入し、ＰＭＯＳトランジスタのソース／ドレイン取り出し部にＢＦ２＋イオンを注入する。 - 特許庁

A width determining means 223 determines a layout width based on the widths of the source electrode and drain electrode of each transistor, the width of a region between the source electrode and the drain electrode, the width of a region between source electrodes or drain electrodes which are not shared in adjoining transistors, the number of the transistors, and the minimum route number.例文帳に追加

幅決定手段２２３は、各トランジスタのソース電極及びドレイン電極の幅、ソース電極とドレイン電極との間の領域の幅、隣接するトランジスタで共有化されないソース電極又はドレイン電極間の領域の幅、トランジスタの個数及び前記最小の経路の数から、レイアウト幅を決定する。 - 特許庁

A (n) channel transistor is an adjuster coupled to a voltage source (VCC), of which a drain terminal is not adjusted.例文帳に追加

ｎチャネルトランジスタが、ドレイン端子が調整されていない電圧源（「Ｖ_CC」）に結合された調整器となる。 - 特許庁

This semiconductor device 110 includes: first and second transistors 121, 122 each having a gate electrode, a source region and a drain region; and a diffusion region 150 connecting either of the source and drain regions of the first transistor 121 and either of the source and drain regions of the second transistor 122 to each other.例文帳に追加

ゲート電極、ソース領域およびドレイン領域をそれぞれが有する第１および第２のトランジスタ１２１，１２２と、第１トランジスタ１２１のソースおよびドレイン領域の一方と第２トランジスタ１２２のソースおよびドレイン領域の一方と互いに連結する拡散領域１５０とを備える半導体装置１１０を採用する。 - 特許庁

The organic thin-film transistor includes a gate electrode formed on a substrate, a gate insulating film formed on the substrate including the gate electrode, source/drain electrodes formed on an upper part of the gate insulating film, and glue layers formed on upper parts of the source/drain electrodes and the gate insulating film between the source/drain electrodes.例文帳に追加

基板上に形成されたゲート電極と、ゲート電極を含んだ基板上に形成されたゲート絶縁膜と、ゲート絶縁膜の上部に形成されたソース・ドレイン電極と、ソース・ドレイン電極の下部そしてソース・ドレイン電極間のゲート絶縁膜上に形成されたグルー層とを備える有機薄膜トランジスタである。 - 特許庁

The semiconductor element includes an active region including source/drain and a gate, and an element isolation region defining the active region, wherein the gate is formed by a part of a fin gate, the source/drain is an epitaxial layer between gates abutting a seed layer, and the line width of the source/drain in the longitudinal direction of the gate is wider than that of the gate.例文帳に追加

半導体素子は、ソース／ドレインとゲートを含む活性領域と、活性領域を画成する素子分離領域とを含むものの、ゲートはフィンゲートの一部で形成され、ソース／ドレインはシード層に隣接したゲートの間に形成されたエピタキシャル層であり、ゲートの長手方向でソース／ドレイン線幅はゲート線幅より大きい。 - 特許庁

A TFT is characterized by that the TFT has a boron-containing lightly doped region adjacent to a channel region and a phosphorus and boron- containing source or drain region adjacent to the lightly doped region and the concentration of the above boron being contained in the above source or drain region is higher than that of the phosphorus contained in the above source or drain region.例文帳に追加

チャネル領域に隣接したボロンを含む低濃度不純物領域と、前記低濃度不純物領域に隣接した燐およびボロンを含むソース領域またはドレイン領域と、を有し、前記ソース領域または前記ドレイン領域に含まれる前記ボロンの濃度は前記燐の濃度よりも高いことを特徴とする。 - 特許庁

A parasitic capacity between the semiconductor substrate and the source region as well as a parasitic capacity between the semiconductor substrate and the drain region are series parasitic capacity respectively, which are seen so as to be small relatively whereby the delay of response to the change of voltage of the drain (source), which follows the change of voltage of the source (drain), becomes comparatively small.例文帳に追加

半導体基板とソース領域との間の寄生容量と同じくドレイン領域との間の寄生容量との各々は直列寄生容量とされ、相対的に小さく見えるから、ソース（ドレイン）の電圧変化に追従するドレイン（ソース）の電圧変化の応答遅延が比較的小さくなる。 - 特許庁

The first data state of the MISFET is written in by bringing the second source- drain 7 to 0 V, applying a positive control voltage for turning the channel on to the gate 5, applying a positive control voltage to the first source-drain 6, and injecting majority carriers into the channel body 3 in the vicinity of the first source-drain junction.例文帳に追加

ＭＩＳＦＥＴの第１のデータ状態は、第２のソース／ドレイン７を０Ｖとし、ゲート５にチャネルをオンさせる正の制御電圧を印加し、第１のソース／ドレイン６に正の制御電圧を印加して、第１のソース／ドレイン接合近傍でチャネルボディ３に多数キャリアを注入することにより書き込まれる。 - 特許庁

This circuit is composed of a source-grounded transistor 2, gate-grounded transistor 3 cascade connecting a source terminal to the drain terminal of the transistor 2, resistor 4 connected between the gate terminal of the transistor 2 and the drain terminal of the transistor 3, and resistor element 5 connected between the drain terminal of the transistor 3 and a power source terminal 6.例文帳に追加

ソース接地のトランジスタ２と、ソース端子がトランジスタ２のドレイン端子にカスコード接続されたゲート接地のトランジスタ３と、トランジスタ２のゲート端子とトランジスタ３のドレイン端子との間に接続した抵抗素子４と、トランジスタ３のドレイン端子と電源端子６との間に接続した抵抗素子５とで構成した。 - 特許庁

To provide a semiconductor device in narrower area shared by source drain region.例文帳に追加

ソース・ドレイン領域の占有面積が小さい半導体装置およびそれを製造する方法を提供する。 - 特許庁

Fifth and sixth source/drain regions are formed, respectively, on the third and fourth doped regions.例文帳に追加

第５及び第６のソース／ドレイン領域が、それぞれ第３及び第４のドープ領域上に形成される。 - 特許庁

Voids or a structural intrusion caused when the source/drain of a transistor is silicidated can be prevented.例文帳に追加

トランジスタのソース／ドレインをシリサイド化させる場合に発生されるボイドや構造破壊を防止することができる。 - 特許庁

The substrate comprises a process of forming a source-drain region using a halftone exposure technology, a process of forming a passivation insulating layer having an opening in a connecting part between a source-drain region and a scanning line, a source-drain wiring forming process, and a process of forming the protective insulating layer having an opening, and achieves a four-mask process.例文帳に追加

ハーフトーン露光技術を用いてソース・ドレイン領域を形成する工程と、ソース・ドレイン領域と走査線の接続部に開口部を有するベーション絶縁層の形成工程と、ソース・ドレイン配線形成工程と、開口部を有する保護絶縁層の形成工程を有し、４枚マスク・プロセスを実現する。 - 特許庁

A p-conductive-type region (14) having an end portion extending toward the drain (17) is provided under the source.例文帳に追加

ドレイン（１７）に向かって延びている端部を備えるｐ導電型領域（１４）をソースの下に設ける。 - 特許庁

A local interconnect groove of a source and a contact plug 37a of a drain are both formed by self alignment.例文帳に追加

ソースのローカルインターコネクト溝と、ドレインのコンタクトプラグ３７ａは、いずれもセルフアラインにより形成される。 - 特許庁

Thereafter, a contact plug 16 formed of a phosphorus-doped polycrystalline silicon film is formed to the source-drain contact aperture.例文帳に追加

その後、リンドープ多結晶シリコン膜からなるコンタクトプラグ１６をソース・ドレインコンタクト開口部に形成する。 - 特許庁

A source 31 and a drain 32 are formed on the opposite sides of a gate electrode 26 thus fabricating an MOS transistor.例文帳に追加

ゲート電極２６の両側にソース３１とドレイン３２を形成してＭＯＳトランジスタを形成する。 - 特許庁

A prescribed gate electrode 15 is patterned on the gate oxide film 14, forming a source/drain diffusion layer 16.例文帳に追加

ゲート酸化膜１４上に所定のゲート電極１５のパターニング、ソース／ドレイン拡散層１６を形成する。 - 特許庁

Sources of the FETM 1 and the FETM 2 are connected to the drain of an FETM 3 being a current source.例文帳に追加

ＦＥＴＭ１とＦＥＴＭ２のソースは、電流源となるＦＥＴＭ３のドレインと接続される。 - 特許庁

Deep source/drain regions are formed in the semiconductor substrate of interest so as to align with the first spacers.例文帳に追加

前記第１スペーサにアラインされるように前記半導体基板に深いソース/ドレーン領域を形成する。 - 特許庁

The gate electrode of the nMOS transistor 11b is connected to the word line WL with its drain and source connected to ground.例文帳に追加

nMOSトランジスタ11bのゲート電極はワード線/WLに接続され、ドレイン及びソースはグランドに接続されている。 - 特許庁

Furthermore, a gate of a transistor M3 is connected with drain of the transistor M2 and its source is directly grounded.例文帳に追加

さらに、トランジスタＭ３は、ゲートがトランジスタＭ２のドレインに接続され、ソースが直接接地されている。 - 特許庁

METHOD AND STRUCTURE FOR REDUCING LEAK CURRENT OF ACTIVE REGION DIODE AND SOURCE/DRAIN DIFFUSION REGION例文帳に追加

活性領域ダイオード及びソース／ドレイン拡散領域のリーク電流を低減するための方法及び構造 - 特許庁

The gate (24) is provided between the source (13) and the drain (17) and on an n-conductive-type channel layer (18).例文帳に追加

このゲート（２４）を、ソース（１３）とドレイン（１７）の間及びｎ導電型チャネル層（１８）上に設ける。 - 特許庁

METHOD FOR MANUFACTURING DEEP SUB-MICRON CMOS SOURCE/ DRAIN BY USING MDD AND SELECTIVE CVD SILICIDE例文帳に追加

ＭＤＤおよび選択ＣＶＤシリサイドを用いて深いサブミクロンＣＭＯＳソース／ドレインを製造する方法 - 特許庁

Then, a first dielectric layer 38 is formed on the substrate in the gate opening and the source/drain openings.例文帳に追加

次に、ゲート開口部とソース／ドレーン開口部内で基板上に第一誘電層３８を形成する。 - 特許庁

Consequently, a refresh characteristic is improved and then the occurrence of the punch through between the source and the drain region is prevented.例文帳に追加

従って、リフレッシュ特性を改善し、ソース／ドレーン間のパンチスルー発生を防止することができる。 - 特許庁

The drain region 4, source region 5, and gate electrode 8 constitute an MOS transistor 20.例文帳に追加

それらドレイン領域４、ソース領域５およびゲート電極８によりＭＯＳトランジスタ２０を形成する。 - 特許庁

Channel regions are respectively formed in the surface regions of the both side walls of the fin between the source and the drain.例文帳に追加

チャンネル領域は、ソース及びドレイン間のフィンの両側壁の表面領域にそれぞれ形成される。 - 特許庁

A drain area 11 and a source area 12 are formed in the element region of a semiconductor substrate 10.例文帳に追加

半導体基板１０の素子領域にドレイン領域１１及びソース領域１２が形成されている。 - 特許庁

Afterward, the board is subjected to heat treatment to activate each source area and drain area (diffusion area) 1A, 1B.例文帳に追加

その後、前記各ソース・ドレイン領域（拡散層）１Ａ，１Ｂを活性化するための加熱処理を施す。 - 特許庁

A source region 13 and a drain region 14 are formed on the surface of the silicon substrate 11.例文帳に追加

このシリコン基板１１表面には、ソース領域１３及びドレイン領域１４が形成されている。 - 特許庁

A source and a drain are respectively positioned at the two side surfaces 112b of the channel 112, with respect to the gate 170a.例文帳に追加

ソースとドレインはそれぞれ、ゲート１７０ａに対してチャネル１１２の二側面１１２ｂに位置している。 - 特許庁

The other electrode of the fixed capacitor C1 is connected to the source or the drain terminal of each FET.例文帳に追加

固定キャパシタＣ１の他方の電極は各ＦＥＴのソース端子またはドレイン端子と接続されている。 - 特許庁

A source electrode 109 and a drain electrode 110 are provided on the undoped AlGaN layer 104.例文帳に追加

アンドープＡｌＧａＮ層１０４の上にはソース電極１０９及びドレイン電極１１０が設けられる。 - 特許庁

On the undope AlGaN layer 604, a source electrode 609 and a drain electrode 610 are prepared.例文帳に追加

アンドープＡｌＧａＮ層６０４上にはソース電極６０９及びドレイン電極６１０が設けられる。 - 特許庁

In this case, etching is performed such that the contact holes 20 reach the inside of the source/drain diffusion layer of the silicon substrate 11.例文帳に追加

この際に、コンタクトホール２０がシリコン基板１１のソース／ドレイン拡散層内に届くようにエッチングする。 - 特許庁

The semiconductor device is formed with a source electrode 6 and a drain electrode 7 respectively in contact with the electron supply layer 4.例文帳に追加

また、電子供給層４に接するソース電極６及びドレイン電極７が形成されている。 - 特許庁

The source region and the drain region of the FET and the gate electrode stack on the channel region are formed.例文帳に追加

ＦＥＴのソースおよびドレイン領域ならびにチャネル領域の上のゲート電極スタックを形成する。 - 特許庁

Then, a gate electrode 9 is subjected to pattern formation on the gate insulating film 7 between the source/drain electrodes 5.例文帳に追加

次に、ソース／ドレイン電極５間におけるゲート絶縁膜７上にゲート電極９をパターン形成する。 - 特許庁

To suppress generation of parasitic capacitance by accurately aligning a gate electrode to source/drain electrodes.例文帳に追加

ソース・ドレイン電極に対して、ゲート電極を正確に位置合わせし、寄生容量の発生を抑制する。 - 特許庁

A column direction width of the source diffusion layer 28b is narrower than that of the drain diffusion layer 28a.例文帳に追加

ソース拡散層２８ｂの列方向の幅は、ドレイン拡散層２８ａの列方向の幅よりも狭い。 - 特許庁

Ion-implanting is performed to form an extension region and a deep source/drain region.例文帳に追加

そして、エクステンション領域及び深いソース／ドレイン領域を形成するためのイオン注入を実行する。 - 特許庁

The source/drain extension region 10 is formed by a cluster injection in place of an ordinary ion implantation.例文帳に追加

ソース／ドレイン・エクステンション領域１０を、通常のイオン注入ではなく、クラスタ注入によって形成する。 - 特許庁