「source drain」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

On the surface of well 3, a p-type diffusion layer 6 as well as a source 4 and a drain 5 of the n-type diffusion layer are formed.例文帳に追加

ウエル3の表面には、p型の拡散層6と、n型の拡散層のソース4及びドレイン5とが形成されている。 - 特許庁

Also, the FET 1 is provided with a source region 11 and a drain region 13 formed in the layers 3 to 8.例文帳に追加

また、ＦＥＴ１は、上記の層３〜８に設けられたソース領域１１およびドレイン領域１３を有する。 - 特許庁

Subsequently, a source/drain region 21, a silicide film 22, an interlayer insulation film 23, metal wiring 24 and the like are formed (g).例文帳に追加

以下、ソース・ドレイン領域２１、シリサイド膜２２、層間絶縁膜２３及びメタル配線２４等を形成する（ｇ）。 - 特許庁

In addition, the drain regions 51 and 54 and source regions 52 and 55 are formed to deep portions of an epitaxial layer 48.例文帳に追加

また、ドレイン領域５１、５４およびソース領域５２、５５は、エピタキシャル層４８ので深部まで形成されている。 - 特許庁

Low concentration impurity areas 23a, 23b being the source or the drain are formed on a p type well area 11.例文帳に追加

ｐ型ウェル領域１１に、ソース又はドレインとなる低濃度不純物領域２３ａ、２３ｂを形成する。 - 特許庁

A recess 12 is formed by removing a part being the source-drain region of the P-type transistor.例文帳に追加

本発明では、Ｐ型トランジスタのソース・ドレイン領域となる部分を除去することにより、リセス部１２を形成する。 - 特許庁

First and second channel regions C are formed between the source region 20A and the drain region 20B.例文帳に追加

前記ソース領域２０Ａとドレイン領域２０Ｂとの間に第１及び第２チャンネル領域Ｃが配置される。 - 特許庁

A source region 8 and a drain region 9 are formed on both side of a channel region 10 of an upper layer of the substrate 1.例文帳に追加

基板１上層のチャネル領域１０の両側にソース領域８とドレイン領域９が形成される。 - 特許庁

The gate, drain, and source lines of the lead transistor are respectively connected to the cell bit line, the read bit line, and a grounding conductor.例文帳に追加

リードトランジスタのゲート、ドレイン及びソース線は、それぞれ、セルビット線、リードビット線及び接地線に接続されている。 - 特許庁

A source/drain region 106 is formed at both sides of a gate electrode 103 on a semiconductor substrate 100.例文帳に追加

半導体基板１００におけるゲート電極１０３の両側にソース／ドレイン領域１０６が形成されている。 - 特許庁

The mounting circuit substrate 10 includes a gate wiring 12, a drain wiring 14 and a source wiring 16.例文帳に追加

実装回路基板１０は、ゲート用配線１２、ドレイン用配線１４およびソース用配線１６を備えている。 - 特許庁

The projecting part is formed by avoiding a tangent line in the back-channel portion drawn from a source or a drain to a channel formation region.例文帳に追加

該凸部は、ソースまたはドレインからチャネル形成領域まで引いたバックチャネル部の接線を避けて設けられる。 - 特許庁

To reduce leak current caused in a source area and drain area of a switching element by reading light.例文帳に追加

読み出し光によりスイッチング素子のソース領域内及びドレイン領域内で生じるリーク電流を低減する。 - 特許庁

For each memory cell transistor, an offset structure is made on the side of the drain, and a non-offset structure is made on the source side.例文帳に追加

各メモリセルトランジスタは、ドレイン側にオフセット構造が形成され、ソース側に非オフセット構造が形成される。 - 特許庁

The tunnel conductance between the source and the drain is changed dependently upon the magnetization array of the electrodes by the chemical potential shift.例文帳に追加

この化学ポテンシャルシフトによりソース−ドレイン間のトンネルコンダクタンスが電極の磁化配列に依存して変化する。 - 特許庁

Signal lines S1, S2, which become the source or drain of a transistor Tr1, are connected to power supply terminals VD, VS.例文帳に追加

トランジスタＴｒ１のソース又はドレインとなる信号線Ｓ１，Ｓ２は、電源端子ＶＤ，ＶＳに接続される。 - 特許庁

After that, each gate electrode is patterned, and source and drain regions are formed in the well region 13 by ion implantation of impurities in the well region 13.例文帳に追加

その後、各ゲート電極をパターニングし、不純物のイオン注入によりソース・ドレイン領域を形成する。 - 特許庁

An inter-layer insulating layer 9 is formed which has a contact hole 9a reaching the n-type source/drain region 4.例文帳に追加

このｎ型ソース／ドレイン領域４に達するコンタクトホール９ａを有する層間絶縁層９が形成される。 - 特許庁

To prepare a source electrode or a drain electrode for TFT by discharging liquid drop out of a liquid drop discharging device.例文帳に追加

液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。 - 特許庁

The FET element Q1 is overheated when this state is continued, and a drain and a source are short-circuited between them.例文帳に追加

この状態が持続することで、スイッチングＦＥＴ素子Ｑ１は過熱し、ドレイン−ソース間がショート（短絡）する。 - 特許庁

To provide a mobile robot to autonomously drain water to a specified place with a fuel cell as a motive power source.例文帳に追加

燃料電池を動力源とし自律的に所定の場所に排水を行う移動ロボットを提供すること。 - 特許庁

The drain electrode plate and the source electrode plate branches off, and the lead portion provides a surface mounting terminal having a gull wing-shape.例文帳に追加

ドレイン電極板及びソース電極板は分岐し、リード部分がガルウィング状の表面実装用端子となる。 - 特許庁

To provide a semiconductor device which has an elevated dead source-drain structure capable of reducing short channel effect.例文帳に追加

ショートチャネル効果を低減させることが可能なエレベーテッドソースドレイン構造を有する半導体装置を提供する。 - 特許庁

To provide an HEMT of embedded-gate type enhanced mode which does not accompany degradation in source resistance and drain current.例文帳に追加

ソース抵抗やドレイン電流の劣化を伴わない、埋め込みゲート型エンハンスモードのＨＥＭＴを提供する。 - 特許庁

Further, the silicon mixed crystal layer 120 to serve as a second source drain region 114B is formed thereafter in the recess portion 109.例文帳に追加

その後、リセス部１０９内に、第２のソースドレイン領域１１４Ｂとなるシリコン混晶層１２０を形成する。 - 特許庁

To improve position controllability among a source region, a drain region and a gate electrode to reduce manufacturing variations.例文帳に追加

ソース領域およびドレイン領域とゲート電極との位置制御性を向上させ、製造バラツキを低減する。 - 特許庁

The pad aperture is larger than the bottom aperture exposing the source/drain area and positioned on the bottom aperture.例文帳に追加

パッド開口は、ソース／ドレイン領域を露出している底部開口より大きく且つ底部開口の上に配置される。 - 特許庁

On the gate electrode 3a and source-drain regions 8, silicide films 12 and 9 are respectively provided.例文帳に追加

ゲート電極３ａ及び高濃度ソース・ドレイン領域８の上には、シリサイド膜１２、９がそれぞれ設けられている。 - 特許庁

To provide a semiconductor device where depth of a silicide layer in source/drain regions is limited, and to provide the manufacturing method of the device.例文帳に追加

ソース／ドレイン領域のシリサイド層の深さを制限した半導体装置とその製造方法を提供する。 - 特許庁

A sacrificial layer (314) is formed over the sacrificial first gate, the source and drain, the first region, and the second region.例文帳に追加

犠牲第１ゲート、ソース／ドレイン、第１の領域、および第２の領域の真上に犠牲層（３１４）が形成される。 - 特許庁

A transistor is comprised of a gate electrode 7, a gate insulation film 150 and source/drain areas 5 and 6.例文帳に追加

トランジスタがゲート電極７、ゲート絶縁膜１５０、およびソース／ドレイン領域５，６によって構成されている。 - 特許庁

On the surfaces of the drain and source regions 11 and 12, silicides 11s and 12s are respectively formed.例文帳に追加

これらドレイン領域１１及びソース領域１２表面にはシリサイド１１ｓ及び１２ｓが形成されている。 - 特許庁

The boundary parts 17 and 18 of LDD regions 14 and 15, source region 12 and the drain region 13 are exposed in contact holes 22 and 23.例文帳に追加

ＬＤＤ領域14,15とソース領域12およびドレイン領域13との境界部17,18をコンタクトホール22,23で露出する。 - 特許庁

The overvoltage protection circuit 63 includes an N-channel JFET 70 having the drain, the gate and the source and a pull-down resistor 71.例文帳に追加

過電圧保護回路６３は、ドレイン、ゲート及びソースを有するNチャンネルJFET７０と、プルダウン抵抗７１とを備える。 - 特許庁

MOSFETS COMPRISING SOURCE/DRAIN RECESSES WITH SLANTED SIDEWALL SURFACES, AND METHODS FOR FABRICATING THE SAME例文帳に追加

傾斜側壁表面を備えたソース／ドレイン陥凹部を有するＭＯＳＦＥＴおよびこれを形成するための方法 - 特許庁

To provide a pn-junction type field effect transistor having source/ drain electrodes with small electric resistance.例文帳に追加

ソース／ドレイン電極の電気抵抗が低い構成を備えてｐｎ接合型電界効果トランジスタを提供する。 - 特許庁

The side surface 13b of the protruding part 13a and the source/drain regions BL1 and BL2 are covered with a tunnel insulating film 15a.例文帳に追加

凸部１３ａの側面１３ｂとソース・ドレイン領域ＢＬ１， ＢＬ２とをトンネル絶縁膜１５ａが覆う。 - 特許庁

The protective oxide film formed on the recessed portion protects the low-concentration source/drain region and prevents the concentration of an electric field.例文帳に追加

凹部上に形成された保護酸化膜は低濃度ソース/ドレイン領域を保護し、電界の集中を防止する。 - 特許庁

To provide a self-aligned field-effect transistor structure having a self-aligned gate electrode and a source-drain.例文帳に追加

自己整列ゲート電極及びソース/ドレーンを有する自己整列電界効果トランジスタ構造体を提供する。 - 特許庁

The upper surfaces of a source electrode 11 and a drain electrode 12 are formed so as to be higher than the upper surface of a silicide gate electrode 2.例文帳に追加

ソース電極及びドレイン電極１１、１２の上面が、シリサイドゲート電極２上面より高くする。 - 特許庁

To improve the linearity of a current flowing between a drain and a source and the reliability of a transistor.例文帳に追加

ドレイン−ソース間を流れる電流の直線性を向上させ、かつトランジスタの信頼性を向上させる。 - 特許庁

Contact holes 22 and 23 are formed via an interval A smaller than an interval B between a source region 12 and a drain region 13.例文帳に追加

ソース領域12とドレイン領域13との間隔Ｂより小さな間隔Ａを介してコンタクトホール22,23を形成する。 - 特許庁

To enhance the rate of detection of defective pixels due to a short circuit between drain-source electrodes of a liquid-crystal display substrate.例文帳に追加

液晶表示基板のドレイン−ソース電極間ショートによる欠陥画素の検出率を向上させる。 - 特許庁

The FET 101 has an n type well 122, a gate electrode 124, a source layer 125 and a drain layer 126.例文帳に追加

ＦＥＴ１０１は、ｎ型ウェル１２２，ゲート電極１２４，ソース層１２５及びドレイン層１２６を有している。 - 特許庁

A plug opening is formed in the raised source/drain(S/D) blocks and a contact plug 62 is formed in the plug opening.例文帳に追加

隆起ソース／ドレーン（Ｓ／Ｄ）ブロックにプラグ開口部を形成し、プラグ開口部内に接点プラグ６２を形成する。 - 特許庁