「source drain」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Together with VPSOUT which is conventionally inputted to the abnormality detection circuit, the drain-to-source voltage and the gate-to-source voltage of the switch M1 are obtained.例文帳に追加

従来も異常検出回路に入力されていたＶＰＳＯＵＴとあわせ、スイッチＭ１のドレイン・ソース間電圧及びゲート・ソース間電圧を把握できる。 - 特許庁

A source electrode S, the gate electrode G, and a drain electrode D are connected to a power source terminal 3a an internal signal line S1, and an internal signal line S2, respectively.例文帳に追加

ソース電極Ｓは電源端子３ａに、ゲート電極Ｇは内部信号ラインＳ１に、ドレイン電極Ｄは内部信号ラインＳ２にそれぞれ接続される。 - 特許庁

Source voltage VCC is applied to a source of the pMOS transistor 55a, and a drain is connected to wiring to which a clock signal DCLK is output.例文帳に追加

ｐＭＯＳトランジスタ５５ａのソースには電源電圧ＶＣＣが印加され、ドレインはクロック信号ＤＣＬＫが出力される配線と接続されている。 - 特許庁

The second metal pattern includes a data wiring crossing the gate wiring, a source electrode connected to the data wiring, and a drain electrode being spaced apart from the source electrode.例文帳に追加

第２金属パターンは、ゲート配線と交差するデータ配線、データ配線に連結されたソース電極、及びソース電極と離隔されたドレイン電極を含む。 - 特許庁

As a result, in the process of switching, this power source keeps the potential difference between the source and the drain of the MOS transistor zero, and suppresses the power loss in the switching element.例文帳に追加

これにより、スイッチングの過程で、ＭＯＳトランジスタのソース−ドレイン間の電位差をゼロに保ち、スイッチング素子における電力損失を抑える。 - 特許庁

A primary winding of a transformer and a drain-source junction of a MOSFET are inserted in a conductive path from a positive electrode to a negative electrode of a DC source.例文帳に追加

直流源の正極から負極へ至る導通経路にトランスの１次側巻線とＭＯＳＦＥＴのドレイン−ソース間とが挿入される。 - 特許庁

A P^+ type body contact part 72 is provided in a specific region outside of the source and drain regions 68, 69 through this power source path region 71.例文帳に追加

この電源経路領域７１を介してソース・ドレイン領域６８，６９から外側に所定領域にＰ^＋型のボディーコンタクト部７２が設けられている。 - 特許庁

In the field effect transistor 31, a source terminal and a drain terminal are connected and inserted to a power supply path between the power source 10 and the load 20.例文帳に追加

電界効果トランジスタ３１は、電源１０と負荷２０との間の電力供給経路にソース端子およびドレイン端子が接続されて挿入されている。 - 特許庁

Accordingly, the rise in the source potential reduces a gate-source voltage Vgs of the transistor Tr to turn off the transistor Tr and reduce the drain current.例文帳に追加

従って、ソース電位が上昇すると、トランジスタＴｒのゲート−ソース間電圧Ｖｇｓが低下し、トランジスタＴｒはオフして、ドレイン電流が減少する。 - 特許庁

The additional transistor of each trip point current path makes equal voltages between the gate and source and between the drain and source of a current mirror transistor at a temperature trip point.例文帳に追加

各トリップ点電流経路の付加的なトランジスタは、カレントミラートランジスタのゲート−ソースおよびドレイン−ソースの電圧が温度トリップ点で等しくなるようにさせる。 - 特許庁

the source electrode of a drive transistor T_DR is connected to a power source Vdd and supplies a drain current to a second electrode of the light emitting element OLED.例文帳に追加

駆動トランジスタＴ_DRのソース電極は、第２電源Ｖｄｄに接続され、発光素子ＯＬＥＤの第２電極にドレイン電流を供給する。 - 特許庁

The Nch MIS transistor NT3 outputs an output voltage V_INT as an internal power source voltage reduced as a source follower type transistor drain.例文帳に追加

Ｎｃｈ ＭＩＳトランジスタＮＴ３は、ソースフォロア型トランジスタドレインとして降圧された内部電源電圧としての出力電圧Ｖ_ＩＮＴを出力する。 - 特許庁

A p+ substrate 12, n-drift region 14, n-channel region 14a, n+ source region 20, and source electrode 22 are formed on a drain electrode 10.例文帳に追加

ドレイン電極１０上にｐ＋基板１２、ｎドリフト領域１４、ｎチャネル領域１４ａ、ｎ＋ソース領域２０、ソース電極２２を形成する。 - 特許庁

A second voltage supply source DRN_RST different from the first voltage supply source DRN_AMP is connected to the drain of the reset transistor RS.例文帳に追加

リセットトランジスタＲＳのドレインには、第１の電圧供給源ＤＲＮ＿ＡＭＰとは異なる第２の電圧供給源ＤＲＮ＿ＲＳＴが接続されている。 - 特許庁

Because such a shield electrode 31 is mounted on the display device, the parasitic capacitance between source and drain between the pixel electrode 21 and the source bus line 18 is reduced.例文帳に追加

このようなシールド電極３１を設けたので、画素電極２１とソースバスライン１８との間のソース・ドレイン間寄生容量を低減することができる。 - 特許庁

A source electrode 11 is formed so that it is simultaneously brought into contact with the source layer 5 and the base layer 4 between the gate electrode 9 and the drain contact layer 6.例文帳に追加

ソース電極１１は、ゲート電極９とドレイン・コンタクト層６との間でソース層５とベース層４に同時にコンタクトするように形成される。 - 特許庁

A third insulation film covering the scanning line, source electrode, drain electrode, and signal wire is deposited so that a contact hole is formed on the third insulation film over the source electrode.例文帳に追加

走査線、ソース電極、ドレイン電極、及び信号線を覆う第３絶縁膜を堆積し、ソース電極上の第３絶縁膜にコンタクトホールを形成する。 - 特許庁

In the constant voltage MOSFET 20, a drain and a gate are connected to the reference electrode 30 and a source is connected to the source electrode 8 of the ISFET.例文帳に追加

定電圧用ＭＯＳＦＥＴ２０は、ドレインおよびゲートが参照電極３０に接続されソースがＩＳＦＥＴのソース電極８に接続されている。 - 特許庁

A series circuit of a current control resistor R and a voltage source V1 is connected between the drain and source of the constant voltage MOSFET 20 in parallel.例文帳に追加

定電圧用ＭＯＳＦＥＴ２０のドレイン・ソース間には、電流制御用抵抗Ｒと電圧源Ｖ１との直列回路が並列接続されている。 - 特許庁

A direct-current power source Vb and an end of a primary winding T1 are connected, and the other end is connected to a drain of an FET Q1, with the source connected to a reference potential point.例文帳に追加

直流電源Ｖｂと一次巻線Ｔ１の一端を接続し他端をＦＥＴＱ１のドレインに接続しソースは基準電位点に接続する。 - 特許庁

To avoid electric field concentration on a P-type region beneath an N-type source region of a DTMOS FET and more stably hold the drain-source backward withstand voltage to reduce the on-resistance.例文帳に追加

DTMOS FET におけるN ソース領域下のP 型領域での電界集中を防ぎ、ドレイン・ソース間逆方向耐圧をより安定に保ち、オン抵抗を低減させる。 - 特許庁

A nonvolatile semiconductor memory device related to one embodiment includes: a memory cell array; a plurality of memory strings; a drain side selection transistor; a source side selection transistor; a plurality of word lines; a plurality of bit lines; a source line; a drain side selection gate line; a source side selection gate line; and a controlling circuit.例文帳に追加

一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、複数のメモリストリング、ドレイン側選択トランジスタ、ソース側選択トランジスタ、複数のワード線、複数のビット線、ソース線、ドレイン側選択ゲート線、ソース側選択ゲート線、及び制御回路を有する。 - 特許庁

Transistor source regions 50 and 140 and drain regions 55 and 145 are made within each kind of CMOS well regions, thus making a drain-expanded transistor.例文帳に追加

各種のＣＭＯＳウエル領域中に、トランジスタ・ソース領域（５０）、（１４０）およびドレイン領域（５５）、（１４５）が形成されて、ドレイン拡張型のトランジスタが作製される。 - 特許庁

The third transistor 330 has its gate coupled to the source of the second transistor 320, and the fourth transistor 340 has its drain coupled to the drain of the second transistor 320.例文帳に追加

第３トランジスタ３３０は、第２トランジスタ３２０のソースに結合したゲートを有し、第４トランジスタ３４０は、第２トランジスタ３２０のドレインに結合したドレインを有する。 - 特許庁

In the surface area of an N-type drain drift region 20, an N^+- type drain region 17 and a P-type well region 18 surrounding an N^+-type source region are formed.例文帳に追加

Ｎ形ドレインドリフト領域２０の表面領域にＮ^＋型のドレイン領域１７と、Ｎ^＋形のソース領域を包囲するＰ形のウェル領域１８を形成する。 - 特許庁

Data are written by injecting hot electrons generated between a source and a drain to a floating gate, and the verification is performed by discriminating whether voltage applied to the drain is held or not.例文帳に追加

ソース・ドレイン間に発生させたホットエレクトロンを浮遊ゲートに注入してデータを書き込み、その検証をドレインに印加した電圧が保持されるか否かを判定して行う。 - 特許庁

To detect drain current between the drain and source of a field-effect transistor when using the field-effect transistor for controlling a voltage to a load.例文帳に追加

負荷に対する電圧を制御するために電界効果トランジスタを使用した場合に、電界効果トランジスタのドレイン−ソース間のドレイン電流を高精度で検出する。 - 特許庁

A gate semiconductor (51) is extended at a first predetermined distance (L1), from a drain (302) on the part of the channel region (351), at a position between the source (301) and the drain (302).例文帳に追加

ゲート導体（５１）は、ソース（３０１）及びドレーン（３０２）間の位置でチャンネル領域（３５１）の一部上をドレーン（３０２）からの第１所定距離（Ｌ１）だけ延びる。 - 特許庁

Consequently, electric field breakdown caused at the B part of the end of the n+ drain layer 20 in a conventional manner is hard to be caused, and the breakdown voltage BVdss between the source and the drain is enhanced than heretofore.例文帳に追加

そのため従来ｎ＋ドレイン層２０端Ｂ部で起きていた電界降伏が起きにくくなりドレイン〜ソース間耐圧ＢＶｄｓｓが従来より高くなった。 - 特許庁

When the drain current is increased, the drain voltage drops by the wiring resistance from a pulse power source 7 to the FET 6 and will not rise like a conventional spike voltage.例文帳に追加

ドレーン電流が増加するとパルス電源７からＦＥＴ６までの配線抵抗によりドレーン電圧が降下し、従来のスパイク電圧のように立ち上がらなくなる。 - 特許庁

An annular part of this power MOSFET is provided with a drain bump electrode and source, gate, and drain electrodes can be led out of a semiconductor chip surface.例文帳に追加

本発明はパワーＭＯＳＦＥＴのアニュラーにドレインバンプ電極を設けることにより、ソース、ゲートおよびドレイン電極を半導体チップ表面から取り出せるものである。 - 特許庁

The input of the supply voltage switch is connected to the Drain voltage source of the depletion mode transistor and the output of the supply voltage switch is connected to the Drain DC feed line.例文帳に追加

供給電圧スイッチの入力は、デプレッションモードトランジスタのドレーン電圧源に接続され、供給電圧スイッチの出力は、ドレーンの直流給電ラインに接続される。 - 特許庁

The transistor type protective element has a semiconductor substrate 1, a P well 2, a gate electrode 4, a source region 5, a first drain region 6, a second drain region 8, and a resistive connection region 9.例文帳に追加

半導体基板１、Ｐウェル２、ゲート電極４、ソース領域５、第１ドレイン領域６、第２ドレイン領域８および抵抗性接続領域９を有する。 - 特許庁

A method of fabricating a raised source/drain CMOS device, includes preparing a silicon substrate; depositing a layer of gate oxide; forming a gate placeholder; forming a raised source/drain region; implanting, activating and diffusing ions in the raised source/drain region to form a source region and a drain region; and replacing the gate placeholder with gate material.例文帳に追加

積み上げソース／ドレインＣＭＯＳデバイスを製造する方法は、シリコン基板を準備する工程と、ゲート酸化物層を堆積させる工程と、ゲートプレースホルダーを形成する工程と、積み上げソース／ドレイン領域を形成する工程と、上記積み上げソース／ドレイン領域中でイオンの注入、活性化および拡散を行なって、ソース領域およびドレイン領域を形成する工程と；上記ゲートプレースホルダーとゲート材料とを取り換える工程とを含む。 - 特許庁

An enhancement NMOS transistor 101 which has the gate connected to the FDA and has the source and the drain connected between a power source VDD and an output terminal Vout and an enhancement NMOS transistor 102 which has the gate connected to the power source VDD and has the source and the drain connected between the output terminal Vout and a power source GND are provided.例文帳に追加

ゲートがＦＤＡに接続されソース・ドレインが電源ＶＤＤと出力端子Ｖｏｕｔとの間に接続されたエンハンスメントＮＭＯＳトランジスタ１０１と、ゲートが電源ＶＤＤに接続されソース・ドレインが出力端子Ｖｏｕｔと電源ＧＮＤとの間に接続されたエンハンスメント型ＮＭＯＳトランジスタ１０２とを備える。 - 特許庁

In the driving method for a transistor which has a drain, a source, and a gate, a 1st source voltage is applied to the drain, a 2nd source voltage is applied to the source and a 3rd source voltage which swings at a fixed period in order to lower a threshold voltage having risen owing to deterioration of the transistor below a threshold voltage at which the transistor malfunctions is applied to the gate.例文帳に追加

ドレーン、ソース及びゲートを有するトランジスターの駆動方法において、第１電源電圧をドレーンに印加し、第２電源電圧をソースに印加し、該当トランジスターの劣化により上昇したしきい値電圧をトランジスターが誤動作するしきい値電圧以下にするために一定周期にスイングする第３電源電圧をゲートに印加する。 - 特許庁

The organic TFT has a source electrode/drain electrode and a source bus which are formed separately and discontinuously on a first base layer, an organic semiconductor film formed by dripping an organic semiconductor solution onto the source electrode/drain electrode, and a conductive pattern formed on a second base layer, the source electrode and source bus being electrically connected to each other through the conductive pattern.例文帳に追加

第１の下地層の上に分離して不連続に形成されたソース電極・ドレイン電極およびソースバスと、ソース電極・ドレイン電極の上に有機半導体溶液を滴下し形成された有機半導体膜と、第２の下地層の上に形成された導電パターンと、を有し、ソース電極とソースバスは、導電パターンを介して電気的に接続されている。 - 特許庁

The TFT array substrate comprises a gate line 4 provided on an insulating substrate, a source line 5 intersecting the gate line 4 through an insulating film, a source electrode 3 connected with the source line, a drain electrode 2 provided oppositely to the source electrode 3, and a semiconductor layer 1 underlying the source electrode 3 and the drain electrode 2.例文帳に追加

本発明にかかるＴＦＴアレイ基板は絶縁性基板上に設けられたゲート配線４と、ゲート配線４と絶縁膜を介して交差するソース配線５と、ソース配線と接続されたソース電極３と、ソース電極３と対向して設けられたドレイン電極２と、ソース電極３とドレイン電極２の下層に設けられた半導体層１を備えている。 - 特許庁

According to this constitution, the source of transistor Tr1 is switched to the drain of the same by a voltage of ESD surge generated in the signal lines S1, S2 whereby current generated by the ESD surge is conducted to flow between the source and the drain without generating any parasitic operation between the drain and a well tap whereby the break of the transistor Tr1 is prevented.例文帳に追加

これにより、信号線Ｓ１，Ｓ２に生じるＥＳＤサージの電圧によって、トランジスタＴｒ１のソース、ドレインが切替わるので、ソース、ドレインのウェルタップ間に寄生動作を発生することなくソース、ドレイン間をＥＳＤサージによる電流が流れ、トランジスタＴｒ１の破損を防止する。 - 特許庁

Also, a resistor R_3 for a drain current detection is connected between the drain of the FET 1 and the positive power source 3, and an automatic adjustment is performed so that the drain current of the FET 1 may be constant by controlling the source voltage of the FET 1 by the first transistor Q1.例文帳に追加

また、ＦＥＴ１のドレインと正電源３との間に、ドレイン電流検出用の抵抗Ｒ_３が接続され、上記第１トランジスタＱ1 によりＦＥＴ１のソース電圧を制御することで、ＦＥＴ１のドレイン電流が常に一定となるように自動調整を行う。 - 特許庁

The vertical transistor has a source region 12 that emits a carrier, a drain region 13 that receives the carrier from the source region 12, and a gate electrode 14 formed between the source region 12 and the drain region 13, wherein the source region 12 and the drain region 13 are formed using a metal-oxide layer.例文帳に追加

キャリアを放出するソース領域１２と、当該ソース領域１２から当該キャリアを受け取るドレイン領域１３と、当該キャリア領域１２とドレイン領域１３の間に形成されたゲート電極１４と、を有する縦型トランジスタであって、前記ソース領域１２およびドレイン領域１３を金属酸化物層により、形成したことを特徴とする縦型トランジスタを用いる。 - 特許庁

MANUFACTURING METHOD FOR AUTO-MATCHING THIN-FILM TRANSISTOR FOR FORMING DRAIN AND SOURCE IN SINGLE PHOTOLITHOGRAPHY STEP例文帳に追加

単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法 - 特許庁

Impurity distribution between the drain and the source in a channel region is also equalized, when the body-region forming method is used.例文帳に追加

上記ボディ領域形成方法を用いるとチャネル領域のドレイン・ソース間不純物分布も均一になる。 - 特許庁

The alignment accuracy of a mask is enhanced using an oxide film provided on a source-drain region when the mask of an FET is aligned.例文帳に追加

ＦＥＴのマスク合わせに、ソースドレイン領域上に設けた酸化膜を用い、マスク合わせ精度を向上する。 - 特許庁

Neighboring memory cells in each column have a common source contact point or a common drain contact point.例文帳に追加

各列において隣り合うメモリーセルは、共通のソース接続点、または、共通のドレイン接続点を共有している。 - 特許庁