「source drain」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

By evaporation of gold through a mask, source/drain electrodes 102, 103 are formed and thus a thin film transistor is obtained.例文帳に追加

マスクを介して金を蒸着し、ソース、ドレイン電極１０２，１０３を形成し、薄膜トランジスタとする。 - 特許庁

Consequently, the edge of the spacer and the edge of the source-drain region 10 are separated on both the sides in the width direction.例文帳に追加

これによりスペーサのエッジと２つのソース・ドレイン領域１０のエッジとを幅方向両側で離す。 - 特許庁

LIQUID CRYSTAL DISPLAY ELEMENT HAVING TWO-LAYER STRUCTURED SOURCE ELECTRODE AND DRAIN ELECTRODE, AND MANUFACTURING METHOD THEREFOR例文帳に追加

２層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 - 特許庁

A source electrode 24 and a drain electrode 25 which are laminated in contact holes 22 and 23 are laminated on the boundary parts 17 and 18.例文帳に追加

コンタクトホール22,23内に積層したソース電極24およびドレイン電極25を境界部17,18上に積層する。 - 特許庁

A source 3, a drain 4, and a semiconductor thin wire 5 are formed on an insulation layer 2 made of SiO_2.例文帳に追加

ソース３、ドレイン４および半導体細線５は、ＳｉＯ_２からなる絶縁層２上に形成される。 - 特許庁

The semiconductor device comprises a substrate, a gate structure, a source region, a drain region, and two dielectric barrier layers.例文帳に追加

半導体装置は、基板、ゲート構造、ソース領域、ドレイン領域と二つの誘電体バリア層を含む。 - 特許庁

A resonance capacitor 16 and a damper diode 18 are connected between the drain and source of the first FET 14.例文帳に追加

第１のＦＥＴ１４のドレインとソース間に、共振用コンデンサ１６、ダンパーダイオード１８を接続する。 - 特許庁

The channel layer is located on the first dielectric layer, and the source and drain are located on the channel layer.例文帳に追加

さらに、チャネル層は第一誘電体層上に配置し、ソースおよびドレインはチャネル層上に配置する。 - 特許庁

The FET 100 comprises a gate insulation layer 30, a source region 32, and a drain region 34.例文帳に追加

電界効果トランジスタ１００は、ゲート絶縁層３０と、ソース領域３２と、ドレイン領域３４とを含む。 - 特許庁

One source/drain 62 for the sampling switch SW1 is connected at the positive input terminal for the comparator COM.例文帳に追加

サンプリングスイッチＳＷ１の一方のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続される。 - 特許庁

The source and the drain are formed by first implanting an arsenic and subsequently implanting a phosphorus.例文帳に追加

ソースおよびドレインは、初めのヒ素注入、および引き続き行われるリン注入により形成される。 - 特許庁

The switch includes a FET having a source and drain in a substrate and a beam isolated from the substrate.例文帳に追加

スイッチは、基板内にソースとドレインを有するＦＥＴと、基板から分離されている梁を含んでいる。 - 特許庁

Wiring in the pixel connects the drain region of the reset transistor with the gate electrode of the source follower transistor.例文帳に追加

画素内配線が、リセットトランジスタのドレイン領域とソースフォロワトランジスタのゲート電極とを接続する。 - 特許庁

Source and drain regions are then formed in the vicinity of the surface of the semiconductor substrate between the gate patterns.例文帳に追加

次いで、前記ゲートパターン間の半導体基板の表面近傍にソース及びドレーン領域を形成する。 - 特許庁

To reduce junction electric field strength in a semiconductor region for a source and a drain of a field effect transistor.例文帳に追加

電界効果トランジスタのソース・ドレイン用の半導体領域における接合電界強度を低減する。 - 特許庁

In a nonvolatile semiconductor memory 45, voltage applied to a drain from a drain/source voltage setting circuit 41 when data is written in a memory cell 34 and voltage applied to a source from a drain/source voltage setting circuit 41 when data of a memory cell 34 is erased are switched to the prescribed value and applied.例文帳に追加

不揮発性半導体記憶装置４５では、メモリセル３４にデータを書き込む際にドレイン・ソース電圧設定回路４１からドレインに印加する電圧、及びメモリセル３４のデータを消去する際にドレイン・ソース電圧設定回路４１からソースに印加する電圧を所定の値に切り替えて印加する構成にする。 - 特許庁

To provide a semiconductor device with a small occupied area of source and drain regions, and a method of manufacturing the same.例文帳に追加

ソース・ドレイン領域の占有面積が小さい半導体装置およびその製造方法を提供する。 - 特許庁

Thus, if the source-drain distance is reduced, the source and drain electrodes 14b, 14a are distant from the gate electrode 12 by at least the thickness of the active layer 13, the gate- drain and gate-source fringe capacitances are reduced and the off-capacitance can be reduced.例文帳に追加

これにより、ソース・ドレイン間の距離を小さくした際でも、ゲート電極１２と、ソース電極１４ｂ及びドレイン電極１４ａとの間の距離を少なくとも活性層１３の厚さ分だけ離し、ゲート・ドレイン間及びゲート・ソース間におけるフリンジング容量を低減し、オフ容量を低減することができる。 - 特許庁

A transparent electrode is provided to some or all of a source 12, a drain 13 or a gate 14.例文帳に追加

ソース１２、ドレイン１３又はゲート１４は、各々の内、全部又は一部に透明電極が用いられる。 - 特許庁

To provide a semiconductor device capable of reducing a junction capacity with respect to a source and drain region.例文帳に追加

ソース、ドレイン領域に纏わる接合容量を低減することができる半導体装置を提供する。 - 特許庁

As a result, it becomes possible to activate the impurities in the source and drain regions, even at low temperatures.例文帳に追加

その結果、低温においてもソースおよびドレイン領域の不純物を活性化することが可能となる。 - 特許庁

A gate is connected to the terminal A, a drain is connected to the ground, one end of a constant current source is connected to a source and a p channel MOSFET 14 (metal oxide semiconductor film electric field-effect transistor) constituting a source follower is connected to the source.例文帳に追加

端子Ａには、ゲートに接続され、ドレインが接地され、ソースに定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ１４（金属酸化膜電界効果トランジスタ）が接続される。 - 特許庁

After that, a leak current is made to flow between the source and the drain, source voltage is made 0 V, consequently, the tunnel current between the source and the floating gate is stopped, and erasing operation is automatically stopped.例文帳に追加

その後、ソース−ドレイン間にリーク電流が流して、ソース電圧を0Vにして、結果的にソース−浮遊ゲート間にトンネル電流を停止させ、自動的に消去動作を停止させる。 - 特許庁

An island-shaped and N-type extension drain region 24 is provided around a drain contact region 21 of a semiconductor substrate 10 so that a channel region 23 may be formed between the drain contact region and a source region 22.例文帳に追加

半導体基板１０のドレインコンタクト領域２１の周囲には、ソース領域２２との間にチャネル領域２３が形成されるように島状で且つＮ型の延長ドレイン領域２４が設けられている。 - 特許庁

To provide a semiconductor device, where parasitic capacitance between a gate electrode and a drain electrode or between a gate electrode and a drain electrode is lessened, and a breakdown voltage between a source and a drain is prevented from deteriorating.例文帳に追加

ゲート電極とソース電極、あるいはゲート電極とドレイン電極との間の寄生容量が低減され、ソース／ドレイン耐圧の低下が防止された半導体装置およびその製造方法を提供する。 - 特許庁

In this way, an n+ type drain region 4 is positioned away from the end of the film 3 and an n-type drain region 10 is formed in the vicinity thereof, whereby a breakdown voltage between the source and drain can be made high.例文帳に追加

このように、ｎ＋型ドレイン領域４は、フィールド酸化膜３の端から離れて配置されており、その周辺には、ｎ−型ドレイン領域１０が形成されているため、ソースドレイン間耐圧を高くできる。 - 特許庁

A gate electrode is positioned via a gate insulation film on the p-type base, held between the n-type source layer and the n-type drain layer, and a drain electrode is formed on the surface of the p-type anode layer and the n-type drain layer.例文帳に追加

ｎ型ソース層とｎ型ドレイン層の間に挟まれたｐ型ベース上にゲート絶縁膜を介してゲート電極が位置し、ｐ型アノード層とｎ型ドレイン層の表面にドレイン電極が形成される。 - 特許庁

An active matrix substrate 1 consists of TFTs (Thin-Film Transistors) which respectively have low-concentration source and drain region (LDD (Lightly Doped Drain)) structures and optimize their areas in order to reduce the electric field intensity at a drain end.例文帳に追加

アクティブマトリクス基板１では、ドレイン端における電界強度を緩和するために、各ＴＦＴが低濃度ソース・ドレイン領域（ＬＤＤ）構造を有しているとともに、その面積を最適化することを特徴とする。 - 特許庁

To provide a semiconductor device for controlling increase in an electrical resistance at an interface in a source/drain region or between a source/drain region and a silicide layer while improving carrier mobility by giving distortion to a channel region.例文帳に追加

チャネル領域に歪みを与えてキャリア移動度を向上させつつ、ソース・ドレイン領域またはソース・ドレイン領域とシリサイド層の界面における電気抵抗の増加を抑えることのできる半導体装置を提供する。 - 特許庁

When the second bit of the double-bit core cell is read, not only a source terminal and a drain terminal of a core cell are swapped, but also the source and drain terminals of corresponding double-bit reference cells are swapped.例文帳に追加

本発明のシステムは、２ビット型コアセルの第２のビットを読み出す際に、コアセルのソース端子とドレイン端子を入れ替えるだけではなく、対応した２ビット型リファレンスセルのソース端子とドレイン端子を入れ替える。 - 特許庁

A source domain 3 and a drain domain 4 are provided in the surface layer part of a silicon substrate 2, and, assuming that the interval between the source domain 3 and the drain domain 4 is a channel, a floating gate 6 is arranged on the channel across an insulating film 5.例文帳に追加

シリコン基板２の表層部にソース領域３とドレイン領域４とを備え、ソース領域３とドレイン領域４との間をチャネルとすると、チャネルの上に絶縁膜５を介して浮遊ゲート６を配置する。 - 特許庁

A semiconductor device comprises, for example, semiconductor layers DF2(n) and DF1(n^+) and a contact layer CNTd for a drain, a semiconductor region DFA and a contact layer for a source, and a gate layer GT arranged between the source and the drain.例文帳に追加

例えば、ドレイン用の半導体層ＤＦ２（ｎ），ＤＦ１（ｎ^＋）およびコンタクト層ＣＮＴｄと、ソース用の半導体領域ＤＦＡおよびコンタクト層と、ソース・ドレイン間に配置されるゲート層ＧＴとを備える。 - 特許庁

A switch S3 is arranged between a source of the first field-effect transistor and a drain of the second field-effect transistor and a switch S2 is connected between a gate connected in common and a source/drain connected in common.例文帳に追加

第１の電界効果トランジスタのソースと第２の電界効果トランジスタのドレインとの間にスイッチＳ３を設け、共通接続されたゲートと共通接続されたソース・ドレインとの間にスイッチＳ２を設ける。 - 特許庁

The source/drain route of the 2nd transistor of the 1st memory cell is connected through a 1st switch to the 2nd wiring and the source/drain route of the 5th transistor of the 2nd memory cell is connected through a 2nd switch to the 1st wiring.例文帳に追加

前記第１メモリセルの第２トランジスタのソース・ドレイン経路は第１スイッチを介して前記第２配線、前記第２メモリセルの第５トランジスタのソース・ドレイン経路は第２スイッチを介して前記第１配線に接続される。 - 特許庁

A gate oxide film 9 and a gate polysilicon film 10 are formed successively, and a sidewall 11 is used for simultaneously forming an n-source/drain region 12 and an n-well region 13, and p-source/drain regions 14 and 15.例文帳に追加

次に、ゲート酸化膜９、ゲートポリシリコン膜１０を順次形成後、サイドウォール１１を用いてｎソース／ドレイン領域１２とｎウェル領域１３、ｐソース／ドレイン領域１４と１５をそれぞれ同時に形成する。 - 特許庁

An n^+-type source/drain region 112, a p^+-type source/drain region 113, a p-type well 114, an n-type well 117, a p^+-diffusion layer 115, and an n^+-diffusion layer 116 are formed on the embedded oxide film 102.例文帳に追加

埋め込み酸化膜１０２上にｎ^+ 型ソース／ドレイン領域１１２，ｐ^+ 型ソース／ドレイン領域１１３，ｐ型ウェル１１４，ｎ型ウェル１１７，ｐ^+ 拡散層１１５，及びｎ^+ 拡散層１１６が形成されている。 - 特許庁

An upper source region 5a and a lower source region 5b are formed on one side of a longitudinal extension of the gate electrode 3, and an upper drain region 6a and a lower drain region 6b are formed on the other side.例文帳に追加

ゲート電極３のゲート長方向の一方の側には上部ソース領域５ａと下部ソース領域５ｂが形成されており、他方の側には上部ドレイン領域６ａ、下部ドレイン領域６ｂが形成されている。 - 特許庁

A source/drain electrode 63 is formed on the surface of the optical member 19, and surface elastic waves are excited on the surface of the optical member 19 if an AC voltage is applied to the source/drain electrode 63.例文帳に追加

この光学部材１９の表面上には櫛形電極６３が形成されており、この櫛形電極６３に交流電圧が印加されると、光学部材１９の表面上に表面弾性波が励振される。 - 特許庁

After source/drain electrodes 15A, 15B are formed on the channel protection film, the channel protection film is electrically isolated (to form a gap 14C) between the source/drain electrodes 15A, 15B, and divided into channel protection films 14A, 14B.例文帳に追加

チャネル保護膜上にソース・ドレイン電極１５Ａ，１５Ｂを形成したのち、チャネル保護膜をソース・ドレイン電極１５Ａ，１５Ｂ間において電気的に分離（間隙１４Ｃを形成）し、チャネル保護膜１４Ａ，１４Ｂとする。 - 特許庁

The source region 116 and drain region 117 of an N-channel MOS transistor 110 are set lower in impurity concentration than the source/drain region of an N-channel MOS transistor 160.例文帳に追加

保護回路を構成するｎチャネルＭＯＳトランジスタ１１０のソース領域１１６とドレイン領域１１７のｎ形の不純物濃度を、ｎチャネルＭＯＳトランジスタ１６０のソース・ドレイン不純物濃度より低くする。 - 特許庁

When a certain bias voltage is applied between a source 1 and a drain 2, and a gate voltage is varied, a current flowing between the source 1 and the drain 2 varies in a discrete manner in accordance with electrostatic energy levels quantized in an island electrode 3.例文帳に追加

ソース１・ドレイン２間にあるバイアス電圧を与えてゲート電圧を変化させると、島電極３内で量子化された静電エネルギー準位に従って、ソース１・ドレイン２間で離散的に電流が流れる。 - 特許庁

A contact hole 30 is formed at the interlayer insulating film corresponding to a source area 25a and a drain area 25d, and a source electrode 31s and a drain electrode 31d are arranged through this contact hole 30.例文帳に追加

ソース領域２５ｓ及びドレイン領域２５ｄに対応して層間絶縁膜にコンタクトホール３０が形成され、このコンタクトホール３０を通してソース電極３１ｓ及びドレイン電極３１ｄが配置される。 - 特許庁

To provide a thin film transistor which can be manufactured in a simple process even a size of a semiconductor layer is small and does not increase contact resistances between a source electrode and a source area and between a drain electrode and a drain area.例文帳に追加

半導体層のサイズを小さくしても簡素な工程で製造でき、ソース電極とソース領域との接触抵抗やドレイン電極とドレイン領域との接触抵抗を増加させない薄膜トランジスタの提供。 - 特許庁

A semiconductor switch is provided with resistors 31 and 32 respectively connected to a source 21 and a drain 22 in an n-type MOSFET 1a having the source and the drain, which is an n-type diffusion layer formed in a P well.例文帳に追加

半導体スイッチは、Ｐウェルに形成されるｎ型拡散層であるソース及びドレインを有するｎ型ＭＯＳＦＥＴ１ａにおいて、ソース２１及びドレイン２２のそれぞれに接続された抵抗３１、３２を有する。 - 特許庁

Moreover, the gate electrodes of a P-channel MOSFET and an N-channel MOSFET are formed, by using the source/drain forming mask of the P-channel MOSFET and the source/drain forming mask of the N-channel MOSFET respectively.例文帳に追加

さらに、Ｐチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴのゲート電極を、ＰチャネルＭＯＳＦＥＴのソースドレイン形成マスク、ＮチャネルＭＯＳＦＥＴのソースドレイン形成マスクを用いて形成している。 - 特許庁