「source drain」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

The back gate of the PMOS 21 is pulled up by its drain and source potentials, whichever higher, and a level shifter 25 keeps the H-level of the gate potential also pulled up to the drain and source potentials, whichever higher.例文帳に追加

ＰＭＯＳ２１のバックゲート電位はドレイン電位あるいはソース電位のどちらか高い方に吊られ、レベルシフタ２５によりゲート電位のＨレベルもドレイン電位あるいはソース電位のどちらか高い方に吊られる。 - 特許庁

Cracks and disconnection of the drain electrode and the source electrode are prevented by forming a two directional climb-over part or a three directional climb-over part at the climb-over part of the drain electrode or the source electrode of the semiconductor layer.例文帳に追加

半導体層のドレイン電極あるいはソース電極の乗り越え部に２方向乗り越え部あるいは３方向乗り越え部を形成してドレイン電極やソース電極のクラックや断線を防止した。 - 特許庁

The gate electrode film is provided on the surface of the substrate between one of the first and second source and drain and the other of the first and second source and drain via a gate insulating film.例文帳に追加

ゲート電極膜は、第一及び第二のソース及びドレインの一方と第一及び第二のソース及びドレインの他方の間の基板表面上に設けられ、ゲート絶縁膜を介して設けられる。 - 特許庁

A source / drain region 4 is formed inside the top face of a semiconductor substrate 1 in a memory forming region, and a cobalt silicide film 9 is formed inside the top face of the source / drain region 4.例文帳に追加

メモリ形成領域における半導体基板１の上面内にはソース・ドレイン領域４が形成されており、そのソース・ドレイン領域４の上面内にはコバルトシリサイド膜９が形成されている。 - 特許庁

The source electrode 16 and drain electrode 17 are formed on a source region 14 and drain region 15, which are the regions of high carrier concentration formed on the GaAs substrate 11, respectively.例文帳に追加

ソース電極１６及びドレイン電極１７は、ＧａＡｓ基板１１の上に形成された高キャリア濃度の領域であるソース領域１４及びドレイン領域１５の上にそれぞれ形成されている。 - 特許庁

The two clamping circuits prevent gate stress problems on the transistor P2 by ensuring the voltages between the gates and the source/drain terminals so that drain/source terminals do not exceed predetermined voltages.例文帳に追加

２つのクランプ回路は、ゲートとソース／ドレインとの間の電圧を確保することによりドレイン／ソース端子が所定電圧を超えないようにし、それによりトランジスタＰ２にかかるゲートストレスを低減する。 - 特許庁

Arsenic ion implantation 13 is conducted to a source-drain contact aperture of an N-channel MOS transistor, and ion implantation layers 14 are formed in an N^+ source layer 9 and an N^+ drain layer 10.例文帳に追加

本発明では、ＮｃｈＭＯＳトランジスタのソース・ドレインコンタクト開口部に砒素イオン注入１３を行い、Ｎ^＋ソース層９及びＮ^＋ドレイン層１０内にイオン注入層１４を形成する。 - 特許庁

After sequentially the removal spacer and the insulating film are removed, shallow source/drain regions are formed on the semiconductor substrate on both sides of the gate pattern adjoining the deep source/drain regions of the transistor part.例文帳に追加

前記除去スペーサ及び絶縁膜を順次に除去した後、前記トランジスタ部の深いソース／ドレーン領域に隣接して前記ゲートパターンの両側の半導体基板に浅いソース／ドレーン領域を形成する。 - 特許庁

At intersection between the gate wiring electrode and the source electrode or the drain electrode, a nitride film having a large dielectric constant and a polyimide having a small dielectric constant or a hollow portion are disposed between the gate wiring electrode and the source electrode or the drain electrode.例文帳に追加

また、ゲート配線電極と、ソース電極またはドレイン電極の交差部において、これらの間に比誘電率の大きい窒化膜と、比誘電率の小さいポリイミド、あるいは中空部を配置する。 - 特許庁

A via-hole insulating film 360 provided with a via-hole 360a exposing either one of the source electrode or the drain electrode 330 is positioned on the source electrode and the drain electrode 330.例文帳に追加

前記ソース電極とドレイン電極３３０上に前記ソース電極とドレイン電極３３０のうちいずれか一つを露出させるビアホール３６０ａを有するビアホール絶縁膜３６０が位置する。 - 特許庁

In a contact area between the semiconductor nanowire 45 and the source electrode 43/drain electrode 44, the surface of the semiconductor nanowire 45 is covered with the constituent material of the source electrode 43/drain electrode 44.例文帳に追加

半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とのコンタクト領域において、半導体ナノワイヤ４５の表面をソース電極４３・ドレイン電極４４の構成材料が覆っている。 - 特許庁

To provide a liquid crystal display device which can have a source wire, source electrodes, and a drain electrode formed in a single patterning stage without increasing the contact resistance between the drain electrode and a pixel electrode.例文帳に追加

ドレイン電極と画素電極とのコンタクト抵抗を増大させずに、ソース配線、ソース電極およびドレイン電極を一回のパターニング工程で形成できる液晶表示装置を提供する。 - 特許庁

An amorphous semiconductor film for channel formation, an n-type semiconductor film formed as source and drain regions, and a conductive film formed as source wiring and drain electrode are stacked and then subjected to patterning operation using the same photomask.例文帳に追加

チャネルが形成される非晶質半導体膜、ソース、ドレイン領域となるｎ型の半導体膜及びソース配線及びドレイン電極となる導電膜を積層し、同一のフォトマスクにてパターニングする。 - 特許庁

The thin-film transistor includes a semiconductor layer, a gate electrode, a source electrode and a drain electrode, and one of the gate electrode, the source electrode and the drain electrode has a shape with an opening.例文帳に追加

半導体層とゲート電極とソース電極とドレイン電極とを備え、前記ゲート電極、前記ソース電極または前記ドレイン電極のいずれか一つが開口部を有する形状であること。 - 特許庁

Each first impurity diffusion region 20 (20A and 20B) of low concentration and of the same conductive type as a source 26 and a drain 28 is provided on the lower side of a gate so as to adjoin the source 26 and the drain 28.例文帳に追加

ソース２６とドレイン２８と同一の導電型で且つ低濃度である第１不純物拡散領域２０をソース２６とドレイン２８にそれぞれ隣接するようゲート下方側に設ける。 - 特許庁

In addition, source/drain of a MOS transistor in the memory cell part are made into double diffusion layer structure 5, 6, and source/drain of the MOS transistor in the peripheral circuit part are made into triple diffusion layer structure 5, 6, 7.例文帳に追加

また、メモリセル部におけるＭＯＳトランジスタのソース／ドレインを二重拡散層構造５，６とし、周辺回路部におけるＭＯＳトランジスタのソース／ドレインを三重拡散層構造５，６，７にする。 - 特許庁

The source of PMOS transistor 2 is connected with a high-voltage power source HV, and its drain is connected with an ultrasonic oscillator 4 through a signal transmission/reception line, and also with the drain of an NMOS transistor 3.例文帳に追加

ＰＭＯＳトランジスタ２のソースは高電圧電源ＨＶに接続され、ドレインは送受信号線を介して超音波振動子４に接続され、さらにＮＭＯＳトランジスタ３のドレインに接続される。 - 特許庁

A first P type transistor is provided with a drain terminal and a gate terminal which are connected mutually and a source terminal which is connected to a power source and the drain terminal is connected to the gate terminal of the first switching transistor.例文帳に追加

第一Ｐ型トランジスタは互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、ドレイン端子は第一スイッチングトランジスタの第二端子に結合されている。 - 特許庁

This thin film transistor includes: a source electrode; a drain electrode provided separately from the source electrode; a semiconductor layer electrically connected to the source electrode and the drain electrode; and a gate electrode provided in a state insulated from the semiconductor layer, the source layer and the drain layer by an insulating layer.例文帳に追加

本発明の薄膜トランジスタは、薄膜トランジスタは、ソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極と前記ドレイン電極に電気的に接続される半導体層と、絶縁層により、前記半導体層、前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極を含む。 - 特許庁

This thin film transistor includes: a source electrode; a drain electrode provided separately from the source electrode; a semiconductor layer electrically connected to the source electrode and the drain electrode; an insulating layer; and a gate electrode provided in a state insulated from the semiconductor layer, the source electrode and the drain electrode by the insulating layer.例文帳に追加

本発明の薄膜トランジスタは、ソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、絶縁層と、前記絶縁層により、前記半導体層、前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極を含む。 - 特許庁

This thin film transistor includes: a source electrode; a drain electrode provided separately from the source electrode; a semiconductor layer electrically connected to the source electrode and the drain electrode; an insulating layer; and a gate electrode provided in a state insulated from the semiconductor layer, the source electrode and the drain electrode by the insulating layer.例文帳に追加

本発明の薄膜トランジスタは、ソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、絶縁層と、前記絶縁層により、前記半導体層と、前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極と、を含む。 - 特許庁

An enhancement of a leak current of a MOS transistor, and the internal circuit is protected by connecting a drain terminal and a source terminal of the MOS transistor to a power source line through a resistance and supplying the power source of the internal circuit from the drain terminal and the source terminal.例文帳に追加

上記の課題を解決するため、本発明は前記ＭＯＳトランジスタのドレイン端、ソース端を抵抗を介して電源線に接続し、内部回路の電源を前記ドレイン端、ソース端から供給する事により、内部回路を保護するとともに、前記ＭＯＳトランジスタのリーク電流の増大を防ぐ。 - 特許庁

A contacting property with a drain region 2a of a drain contact DC can be held, and an area contacting with a source region 2b of a local source line LSL1 is constituted so as to be narrowed by the residual-region section of a silicon nitride film 12 on the source region 2b on the source side.例文帳に追加

ドレインコンタクトＤＣのドレイン領域２ａに対する接触性を保持することができ、ソース側ではローカルソース線ＬＳＬ１がソース領域２ｂに対して接触する面積をソース領域２ｂ上のシリコン窒化膜１２の残留領域分だけ狭く構成できる。 - 特許庁

In a first transistor of which has a gate electrode provided with a ferroelectric film, the gate is connected to a word line, the drain is connected to a bit line, the source is connected to a source line, and the drain and the bit line or the source and the source line are connected through a diode.例文帳に追加

ゲート電極２１に強誘電体膜を具備した第１のトランジスタにおいて、この第１のトランジスタのゲートはワード線に、ドレインはビット線に、ソースはソース線にそれぞれ接続され、ドレインとビット線またはソースとソース線との間にダイオードを介してなされた構成を有する。 - 特許庁

Further, the scanning wiring 111 and a nonselection-time scanning driving voltage power source 115 are connected to the source/drain electrode of each switching element 114 for charging and a scanning wiring and a nonselection-time scanning driving voltage power source 117 are connected to the source/drain electrode of each switching element 116 for discharging.例文帳に追加

また、各充電用スイッチング素子１１４のソース／ドレイン電極には走査配線１１１と非選択時走査駆動電圧電源１１５とを接続し、各放電用スイッチング素子１１６のソース／ドレイン電極には走査配線と非選択時走査駆動電圧電源１１７とを接続する。 - 特許庁

In the semiconductor package 1, a chip 15 having a lateral transistor which is formed internally and a top source electrode and a top drain electrode exposed to the surface, a plurality of bumps which are mounted to the top source electrode and the top drain electrode, respectively, a planar source frame 11 connected with the top source electrode through a bump, and a planar drain frame 12 connected with the top drain electrode through a bump are provided.例文帳に追加

半導体パッケージ１において、内部に横型トランジスタが形成され、表面にトップソース電極及びトップドレイン電極が露出したチップ１５と、トップソース電極上及びトップドレイン電極上にそれぞれ搭載された複数個のバンプと、バンプを介してトップソース電極に接続されたプレート状のソース用フレーム１１と、バンプを介してトップドレイン電極に接続されたプレート状のドレイン用フレーム１２とを設ける。 - 特許庁

The source of a PMOS11 is connected to a high-voltage terminal VDD of a low-voltage power source, the drain is connected to the drain of an NMOS11 and NMOS12 via a resistor R11, and the source of the MNOS11 and the NMOS12 is connected to GND.例文帳に追加

ＰＭＯＳ１１のソースは低電圧電源の高電位端子ＶＤＤに接続し、ドレインは抵抗Ｒ１１を介してＮＭＯＳ１１およびＮＭＯＳ１２のドレインに接続し、ＮＭＯＳ１１およびＮＭＯＳ１２のソースはＧＮＤに接続している。 - 特許庁

The photosensor circuit is driven so that charge flowing from the source electrode of a photosensor toward the drain electrode thereof is set nearly equal to charge flowing from the drain electrode of a thin-film transistor toward the source electrode thereof by applying an A.C. voltage to the source electrode of the photosensor 1.例文帳に追加

フォトセンサ１のソース電極に交流電圧を印加して、ソース電極からドレイン電極に向かって流れる電荷と、薄膜トランジスタのドレイン電極からソース電極に向かって流れる電荷が、ほぼ等しくなるように駆動するようにした。 - 特許庁

Through a resistance 4. inserted between the source and drain of the MOSFET3 in series, a capacitor 16 of a switching power source 15 is charged.例文帳に追加

ＭＯＳＦＥＴ３のソース−ドレイン間と直列に挿入されている抵抗４により、スイッチング電源１５のコンデンサ１６を充電する。 - 特許庁

If the gate-source voltage of the Nch-MOSFET111 is higher than a predetermined voltage, the Nch-MOSFET111 is turned on to allow a current to flow from a source to a drain.例文帳に追加

Nch-MOSFET１１１のゲート−ソース間の電圧が所定の電圧よりも高いとき、Nch-MOSFET１１１はオンされるので、ソースからドレインに電流を流す。 - 特許庁

A differential amplifier 5 detects a potential difference between a drain voltage of the Pch FET 3 and the source voltage monitored by the source voltage detection part 4.例文帳に追加

差動増幅器５はＰｃｈＦＥＴ３のドレイン電圧とソース電圧検出部４でモニターしたソース電圧との電位差を検出する。 - 特許庁

Such a voltage as not causing punch through between the source layer 15 and the drain layer 17 but causing punch through between the drain layer 17 and the DNW 12 is applied between the source layer 15 and the drain layer 17 thus driving the N type LDMOS 26.例文帳に追加

そして、ソース層１５とドレイン層１７との間ではパンチスルーが発生せず、ドレイン層１７とＤＮＷ１２との間ではパンチスルーが発生するような電圧を、ソース層１５とドレイン層１７との間に印加して、Ｎ型ＬＤＭＯＳ２６を駆動させる。 - 特許庁

A first insulating layer 22 having the gate opening and source/ drain openings is formed on a substrate, an LDD resist mask is formed on the first insulation layer, and ions are implanted through the source/drain openings so as to form a lightly doped first drain region 34 on the substrate.例文帳に追加

基板上にゲート開口部とソース／ドレーン開口部を有する第一絶縁層２２を形成し、第一絶縁層上にＬＤＤレジストマスクを形成し、基板に軽くドープした第一ドレーン領域３４を形成すべくソース／ドレーン開口部を通じてイオンを打ち込む。 - 特許庁

A reverse breakdown voltage Vr of a diode constituted between the anode contact region 8 and the drain/ cathode region 2 is made lower than an drain/source blocking voltage BVdss of a power MOS which is constituted of the drain/cathode region (NBL) 2, gate structure 18, and source region 5.例文帳に追加

アノードコンタクト領域８とドレイン・カソード兼用領域２との間に構成されるダイオードの逆方向降伏電圧Ｖrが、ドレイン・カソード兼用領域（ＮＢＬ）２、ゲート構造１８及びソース領域５からなるパワーＭＯＳのドレイン−ソース間耐圧ＢＶdssよりも低い。 - 特許庁

Each of transistor elements comprises a drain 4 and a source 5 configured with a n-type diffusion layer, a gate 3 formed on a channel region between the drain 4 and the source 5, and the well contact 1 configured of a p-type diffusion layer at a position adjacent to the drain 4.例文帳に追加

各トランジスタ素子は、Ｎ型拡散層により構成されたドレイン４及びソース５と、ドレイン４とソース５との間のチャネル領域上に形成されたゲート３と、ドレイン４に隣接する位置にＰ型拡散層により構成されたウェルコンタクト１とを有する。 - 特許庁

Thus, both of complete depletion operation and reduction of parasitic resistance in the source/drain region are made compatible.例文帳に追加

こうして、完全空乏動作とソース・ドレイン領域の寄生抵抗の低減との両立を可能にする。 - 特許庁

A plurality of contact holes 19 are formed, corresponding to the high-concentration source/drain regions 122.例文帳に追加

これらの各高濃度ソース・ドレイン領域１２２に対応して複数のコンタクトホール１９が形成されている。 - 特許庁

A number of MOS transistors 52-1 to 52-n are aligned densely, a source S of a number of MOS transistors is connected to an aluminum wiring layer 64 for source common connection via a through-hole 73 for a source, and a drain D is connected to an aluminum wiring layer 63 for drain common connection via a through-hole 74 for a drain.例文帳に追加

多数のＭＯＳトランジスタ５２−１〜５２−ｎが密に並んでおり、多数のＭＯＳトランジスタのソースＳがソース用スルーホール７３を介してソース共通接続用アルミ配線層６４と接続してあり、ドレインＤがドレイン用スルーホール７４を介してドレイン共通接続用アルミ配線層６３と接続してある。 - 特許庁

After a protection film 7 which suppresses the outward diffusion of impurities included in a source layer 6a and a drain layer 6b is formed on the entire face of a semiconductor substrate 1, activation annealing of impurities introduced into the source layer 6a and the drain layer 6b is performed, thereby reducing a resistance in the source layer 6a and the drain layer 6b.例文帳に追加

ソース層６ａおよびドレイン層６ｂに含まれる不純物の外方拡散を抑制する保護膜７を半導体基板１上の全面に形成してから、ソース層６ａおよびドレイン層６ｂに導入された不純物の活性化アニールを行うことにより、ソース層６ａおよびドレイン層６ｂを低抵抗化する。 - 特許庁

An organic thin film transistor (semiconductor device) 1 is composed by including a gate electrode 3, a gate insulating film 5, a source 7s, a drain 7d and a semiconductor thin film 9 forming a channel layer between the source 7s and the drain 7d, the channel layer between the source 7s and the drain 7d being formed of an organic semiconductor material represented by general formula (1).例文帳に追加

ゲート電極３、ゲート絶縁膜５、ソース７ｓ、ドレイン７ｄ、およびソース７ｓ−ドレイン７ｄ間のチャネル層を構成する半導体薄膜９を有し、下記一般式（１）に示す有機半導体材料を用いてソース７ｓ−ドレイン７ｄ間のチャネル層を構成してなる有機薄膜トランジスタ（半導体装置）１である。 - 特許庁

An interval T1, between the tip of each tooth 7a and 8a of a drain electrode 7 and a source electrode 8 and each coupling part 8b and 7b of the source electrode 8 and the drain electrode 7 opposed to it, is longer than the interval T2 (the length of a channel) between the tooth 7a of the drain electrode 7 and the tooth 8a of the source electrode 8.例文帳に追加

ドレイン電極７及びソース電極８の各歯部７ａ、８ａの先端部とこれに対向するソース電極８及びドレイン電極７の各連結部８ｂ、７ｂとの間隔Ｔ１はドレイン電極７の歯部７ａとソース電極８の歯部８ａとの間隔Ｔ２（チャネル長）よりも大きくなっている。 - 特許庁

The writing transistor Tws includes a gate 31A, a source 31B, a drain 31C, and a channel 31D.例文帳に追加

書込トランジスタＴｗｓは、ゲート３１Ａ、ソース３１Ｂ、ドレイン３１Ｃおよびチャネル３１Ｄを有する。 - 特許庁

The diffusion layer (12) has a conductivity type reverse from that of the source/drain region (13).例文帳に追加

ソース／ドレイン領域（１３）の導電型に対する拡散層（１２）の導電型が逆の極性となっている。 - 特許庁

To provide a method of manufacturing semiconductor device with which source and drain regions can be formed easily.例文帳に追加

ソース・ドレイン領域を簡便に形成することのできる半導体装置の製造方法を提供する。 - 特許庁

In a source 12, a drain 13, or a gate 14, a transparent electrode is used for an entire part or one portion.例文帳に追加

ソース１２、ドレイン１３又はゲート１４は、各々の内、全部又は一部に透明電極が用いられる。 - 特許庁