「source input line」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A commission source node to which output signal data of a sensor is input is caused transmit a diagnosis commission frame including a diagnosis ID for designating the contents of fault diagnosis to be executed and specifying a diagnosis vicariously executing node to be designated as a commission destination of the fault diagnosis, an identification ID for specifying its own node and the input signal data, onto a multiplex communication line.例文帳に追加

センサの出力信号データが入力される委託元ノードに、実行すべき故障診断の内容を指定すると共にその故障診断の委託先として指定すべき診断代行ノードを特定する診断ＩＤと自ノードを特定する識別ＩＤとその入力信号データとを含む診断委託フレームを多重通信線上へ送出させる。 - 特許庁

Then the drain of the NMOS TR NT5, and gates of the NMOS TRs NT5, NT6 are connected to the supply line of a high power supply voltage source, the input to the low power supply voltage operation inverter INV4 is an input signal terminal Vin2 and the output of the high power supply voltage operation inverter INV5 is an output signal terminal Vout2.例文帳に追加

そして、ＮＭＯＳトランジスタＮＴ５のドレイン、及びＮＭＯＳトランジスタＮＴ５、ＮＴ６のゲートが高電源電圧源の供給ラインに接続され、低電源電圧動作インバータＩＮＶ４の入力が入力信号端子Ｖｉｎ２となり、高電源電圧動作インバータＩＮＶ５の出力が出力信号端子Ｖｏｕｔ２となっている。 - 特許庁

The semiconductor device includes a first inverter circuit, a second inverter circuit in which an output node is connected to an input node of the first inverter circuit while the input node is connected to the output node of the first inverter circuit, and a first access transistor in which one of a source and a drain is connected to the output node of the first inverter circuit while the other connected to a bit line.例文帳に追加

第１インバータ回路と、出力ノードが前記第１インバータ回路の入力ノードに接続され、入力ノードが前記第１インバータ回路の出力ノードに接続された、第２インバータ回路と、ソース及びドレインの一方が前記第１インバータ回路の出力ノードに接続され、他方がビット線に接続された、第１アクセストランジスタとを具備する。 - 特許庁

To provide a CATV transmission line monitor apparatus capable of simply monitoring all trunk lines configuring a CATV transmission line by having only to switch an input source and omitting works such as reconnection of cables and movement of a measuring instrument executed in conventional monitor works so as to remarkably save time and labor.例文帳に追加

入力ソースを切り換えるだけで、ＣＡＴＶ伝送路を構成するすべての幹線を簡単に監視することができ、従来の監視作業において行われていた、ケーブルの繋ぎ換えや、測定器の移動等の作業を省略することができ、時間と労力を大幅に節約することができるというＣＡＴＶ伝送路監視装置を提供する。 - 特許庁

A drain or a source of the first transistor TR1 is connected to an input of the first logic gate LG1, the gate of the first transistor TR1 is connected to an output of the first logic gate LG1 and a data reading circuit 11 is connected only to one bit line BL.例文帳に追加

第１のトランジスタＴＲ１のドレイン又はソースと第１の論理ゲートＬＧ１の入力とが接続され、かつ第１のトランジスタＴＲ１のゲートと第１の論理ゲートＬＧ１の出力とが接続されており、更に片方のビット線ＢＬにのみデータ読み出し回路１１が接続される。 - 特許庁

In the inverter circuit comprising seven Tr's and three C's, capacitive elements C_1, C_3 are connected between a gate and a source of transistors Tr_5, Tr_2 on a side of a high voltage line L_H, and capacitive elements C_1, C_2 are connected between the gate of the transistor Tr_5 and an input terminal IN in series.例文帳に追加

７Ｔｒ３Ｃで構成されるインバータ回路において、高電圧線Ｌ_H側のトランジスタＴｒ_5，Ｔｒ_2のゲート−ソース間に容量素子Ｃ_1，Ｃ_3が接続され、トランジスタＴｒ_5のゲートと入力端子ＩＮとの間に容量素子Ｃ_1，Ｃ_2が直列挿入されている。 - 特許庁

On the occasion when either a line L1 or L2 on the RTD sensor 2 side is disconnected and a capacitor 42 of a filter circuit 4 is charged by a current from the constant current source 3, a switch 5 connected with a detecting part 6 in parallel is closed and input voltage to an amplifying part 61 is limited to a prescribed threshold.例文帳に追加

ＲＴＤセンサ２側のラインＬ１，Ｌ２のいずれかが断線して定電流源３からの電流によりフィルタ回路４のコンデンサ４２が充電された際、検出部６と並列に接続されたスイッチ５を閉として、増幅部６１への入力電圧を所定の閾値に制限する。 - 特許庁

The series circuit of a resistor R1 for limiting a rush current and a switch element SW1 for intermitting DC input power is interposed in the power supply line from a DC power source 1 to a device 2, and also a switch element SW2 is connected in parallel with this series circuit.例文帳に追加

直流電源１から装置２への電力供給ラインに、突入電流を制限するための抵抗Ｒ１と直流入力電流を断続するスイッチ素子ＳＷ１の直列回路を介装するとともに、この直列回路と並列にスイッチ素子ＳＷ２を接続する。 - 特許庁

Terminals functioning as power input parts are arranged at both ends 11c, 11d of the wiring board 11 located on a line extending in the direction of the array of respective point light sources, and supplies currents to the plurality of point light sources 10 constituting the light source group 10a from both sides thereof.例文帳に追加

各点状光源１０の並ぶ方向の延長線上にある配線基板１１の両端部１１ｃ、１１ｄには、それぞれ電源入力部である端子が設けられ、光源群１０ａを構成する複数の点状光源１０に対して両側から電流を供給している。 - 特許庁

In the precharge method, in response to change of the polarity inversion signal and change of the MSB of data being input, a signal line connected to the auxiliary source driver is precharged to an optimal precharge level such that a short and constant slew rate of all output signal is maintained.例文帳に追加

前記プレチャージ法は入力されるデータに対する極性反転信号の変化とＭＳＢの変化とに応答して補助ソースドライバに接続された信号線を最適のプレチャージレベルにプレチャージするので、あらゆる出力信号に対するスルーレートを短く一定に保持する効果がある。 - 特許庁

A precharge voltage is output to a source signal line 16 while fixing VDD, turning off SW1 and gate signal lines 17, 18 and turning on SW3, then SW2 is turned on to input the precharge voltage to the ADC 224, and AD conversion results at that time are retained in a memory 213, thereby obtaining the conversion characteristics of the ADC 224 included in a source driver circuit 220.例文帳に追加

ＶＤＤを固定、ＳＷ１とゲート信号線１７，１８をオフ、ＳＷ３をオンとしてプリチャージ電圧をソース信号線１６に出力し、その後ＳＷ２をオンとしてプリチャージ電圧をＡＤＣ２２４に入力し、この時のＡＤ変換結果をメモリ２１３へ保持することにより、ソースドライバ回路２２０に含まれるＡＤＣ２２４の変換特性を取得する。 - 特許庁

In the display board having a light guide plate and a LED light source arranged at its end plane, many minute prisms forming continuous ridge-line are formed at the back face opposing to the surface of the light guide plate according to a display part, a reflecting plane which converges incident light in the vertical direction to an input light side is formed at a light input part of the light transmitter.例文帳に追加

導光板と、その端面に配置されたＬＥＤ光源とを有する表示盤であって、導光板の表示面に対向する裏面には連続稜線を成す微細プリズムが多数、表示部分に合わせて形成されており、導光体の入光部分には入射される光を入光辺に垂直な方向に集光する反射面が形成されている発光表示盤である。 - 特許庁

Furthermore, the microstrip line includes; an impedance matching part which matches impedance between the high frequency power source and the electrode; and a reactance matching part for matching the impedance which is connected in parallel to the impedance matching part or connected serially between the impedance matching part and an electrode input end.例文帳に追加

また、当該マイクロストリップラインは、高周波電源と電極との間におけるインピーダンスを整合するためのインピーダンス整合部、および当該インピーダンス整合部に対して並列に接続される、あるいは当該インピーダンス整合部と電極入力端との間に直列に接続される、インピーダンス整合用のリアクタンス整合部を備える。 - 特許庁

A horizontal period is divided into a first half and a latter half, adjoining signals for two pixels are sequentially input in one source signal line, and a pixel selecting section disposed between the two adjoining pixels selects one pixel in the first half or the latter half of the one horizontal period respectively to write a signal.例文帳に追加

１水平期間を前半、後半の期間に分割し、１本のソース信号線には隣接した２画素分の信号を順次入力し、隣接した２画素の間に配置した画素選択部によって１水平期間の前半もしくは後半で、それぞれ一方の画素を選択して信号の書き込みを行う。 - 特許庁

The reference signal input in the bias line 11 is generated by a reference pixel 19 which is connected to a same power source 6 as that of pixels to detect only the fluctuation in element temperature, and adjusted to the optimum voltage by a level shift circuit and a low pass filter in a bias power supply circuit 21, and noises are eliminated thereby.例文帳に追加

バイアス線１１に入力する参照信号は、画素と同一の電源６に接続され、素子温度変動だけを検出する参照画素１９によって生成し、バイアス電源回路２１内のレベルシフト回路と低域通過フィルタによって、最適電圧に調整すると共に雑音除去する。 - 特許庁

When a power source is supplied to the automatic vending machine, the main control part 1 initializes respective parts in accordance with the decoding result of an initializing instruction from a ROM and successively transmits a first kind of or a third kind of control data to a plurality of button control parts 202 via a data input/output line 10 in the form of an electronic message.例文帳に追加

自動販売機の電源投入を行うと、主制御部１は、ＲＯＭからの初期化命令の解読結果に従って各部の初期化を行うとともに、データ入出力線１０を介して第１乃至第３の制御データを電文の形で複数の釦制御部２０２に順次送信する。 - 特許庁

To provide a liquid crystal display device capable of reducing film stripping or film floating of a source signal line afterward occurring caused by cutting of a CF glass substrate located on the upper part of a data signal input terminal, and capable of reducing the deterioration of yield of quality in the manufacturing process due to the film stripping or the film floating.例文帳に追加

データ信号入力端子の上部に位置するＣＦガラス基板の切断に起因して後発生する、ソース信号線の膜剥がれ、膜浮きの低減、および膜剥がれ、膜浮きによる製造工程における品質歩留まりの低下の低減を可能にする液晶表示装置を得ることを目的とする。 - 特許庁

The variable attenuation circuit has a signal attenuation part 400 having a MOSFET 411 for variable attenuation in serial with a signal line connecting a signal input terminal 404 with a signal output terminal 405, an attenuation amount control circuit part 401 which controls gate potential of the MOSFET 411 for variable attenuation to adjust an attenuation amount and a source bias circuit part 402 for providing the MOSFET 411 for variable attenuation with a source bias.例文帳に追加

信号入力端子４０４と信号出力端子４０５とを結ぶ信号ラインに直列に可変減衰用ＭＯＳＦＥＴ４１１を有する信号減衰部４００と、可変減衰用ＭＯＳＦＥＴ４１１のゲート電位を制御し減衰量を調整する減衰量制御回路部４０１と、可変減衰用ＭＯＳＦＥＴ４１１にソースバイアスを与えるためのソースバイアス回路部４０２とを有している。 - 特許庁

The very small ultra wideband micro strip antenna comprises a dielectric substrate, a feeder line which is located on an upper surface of the dielectric substrate and feeds electromagnetic energy from an outer power source, a main radiating element for emitting the electromagnetic energy input from the feeder line, and at least one sub radiating element which realizes multiple radiation from a position adjacent to the main radiating element.例文帳に追加

本発明に係る極小型超広帯域マイクロストリップアンテナは、誘電体基板と、誘電体基板の上面に配設され、外部電源からの電磁エネルギーを供給する給電線と、給電線から入力される電磁エネルギーを放射するための主放射素子と、主放射素子に隣接した位置から多重放射を実現する少なくとも一つの副放射素子と、を含むことを特徴とする。 - 特許庁

Noise is suppressed by an adaptive beam former 11 and the filter operation processing for outptting the signal from a target sound source, inputted from the input direction perpendicular to a straight line connecting the two microphones, is performed to signals of two channels from a microphone array, consisting of two microphones arranged by differing the directions of the directivity of each.例文帳に追加

それぞれの指向性の向きを異ならせて配置された２つのマイクロホンよりなるマイクロホンアレイからの２チャネルの信号に対して、適応ビームフォーマ１１により雑音を抑圧し、２つのマイクロホンを結ぶ直線に垂直な入力方向より入力される目的音源からの信号を出力するためのフィルタ演算処理を施す。 - 特許庁

In the high-frequency low-noise amplifier such that multiple amplifier elements T1 to T3 with electrodes of gate, drain, and source are multistage-connected from an input terminal IN to an output terminal, where a branch circuit is provided with a resistor R connected in the output transmission line of at least one amplifier element connected at the second stage or later.例文帳に追加

入力端子ＩＮと出力端子ＯＵＴとの間に、ゲートおよびドレイン、ソースの各電極を有する複数の増幅素子Ｔ１〜Ｔ３を多段に接続した高周波低雑音増幅器において、２段目以降に接続された少なくとも１つの増幅素子の出力側伝送路に分岐路を設け、この分岐路に抵抗Ｒを接続している。 - 特許庁

The stabilized power source is provided with a capacitor 26, a transformer 12 connected with AC line input terminals 10, 11, a rectifier 14 which is connected with the transformer and supplies a voltage waveform having a leading edge, a trailing edge and a peak, and a charging circuit which connects the rectifier with the capacitor 26 and charges it at a rated DC output voltage.例文帳に追加

電源は、コンデンサ２６と、ＡＣライン入力端子１０，１１に結合された変圧器１２と、変圧器に結合され、立上がり端部、立下り端部およびピークを有する電圧波形を供給する整流器１４と、公称ＤＣ出力電圧にコンデンサ２６を充電する整流器とコンデンサとを結合する充電回路を含む。 - 特許庁

Based on an input of a power-off instruction detected by a control part 25, the masking means 23 forcibly applies a predetermined voltage to nullify the accumulated charges to the source line of each active element at least only for one vertical period before the display panel is shut off the power supply, and thereafter, instructs a power supply part 24 to shut off the power.例文帳に追加

マスク手段２３は、制御部２５が検出した電源オフ指令の入力に基づいて、表示パネル２０に対し電源供給が遮断される前の少なくとも１垂直期間の間だけ、各アクティブ素子のソース線に強制的に前記蓄積電荷を零とする所定電圧を印加し、その後に、電源部２４に対して電源オフを命令する。 - 特許庁

An optical transmission line in the Raman amplifier 1 which transmits the signal light inputted from an input terminal 1a and also processes the signal light by Raman amplification with the exciting light supplied from exciting light source units 21 and 22 is constituted by connecting two optical fibers 11 and 12 for Raman amplification in series, and they are set to mutually different wavelength dispersion values.例文帳に追加

入力端１ａから入力された信号光を伝送するとともに、励起光源ユニット２１、２２から供給される励起光によって信号光をラマン増幅するためのラマン増幅器１内の光伝送路を、２つのラマン増幅用光ファイバ１１、１２を直列に接続して構成するとともに、それらの波長分散をそれぞれ異なる値とする。 - 特許庁

Because modulator elements often require less time to change states than is allotted in a line time, power drawn by an array of modulator elements may be reduced by disabling one or both of a row and column voltage boost module, which are configured to amplify an input power source to a level that is suitable for driving modulator elements.例文帳に追加

変調器素子はしばしば、状態を変化させるために、ライン時間で割り当てられたよりも少ない時間しか必要としないので、変調器素子のアレイによって消費される電力は、入力電源を、変調器素子を駆動するのに適切なレベルへ増幅するように構成された行電圧ブーストモジュール及び列電圧ブーストモジュールのうちの一つ又は両方をディセーブルすることによって減少される。 - 特許庁

An output circuit comprising a first transistor in which a collector is connected through connecting means to a power source line, and a base is connected to an input terminal; a second transistor in which a base is connected to an emitter of said first transistor, a collector is connected to an output terminal, and an emitter is connected to a reference potential source; and a diode inserted between the collectors of said first transistor and said second transistor so that an electric current flows when said first and second transistors are conductive, and an electric current is stopped when said first and said second transistors are not conductive. 例文帳に追加

コレクタが接続手段を介して電源ラインに接続され、ベースが入力端子に接続された第のトランジスタと、ベースが前記第のトランジスタのエミッタに接続され、コレクタが出力端子に接続され、エミッタが基準電位源に接続された第のトランジスタと、前記第のトランジスタと前記第のトランジスタとのコレクタ間に、前記第及び第のトランジスタが導通したときに電流が流れかつ前記第及び第のトランジスタが遮断した時に電流が遮断されるように挿入されたダイオードを含むことを特徴とする出力回路。 - 特許庁

A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array. 例文帳に追加

第１のMIS素子（Qｗ11）と、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第１のMIS素子（Qｗ11）の上に積み重ね形成された第２のMIS素子（QR11）と、この第２のMIS素子（QR11）のゲート入力容量である情報蓄積用のキャパシタ（Cｓ11）とを有したメモリセル（C11）をマトリックス状に配列したメモリアレイにおいて前記第１のMIS素子（Qｗ11）のドレインを第２のMIS素子（QＲ11）のドレインと電気的に結合して、……、データ線（D1）をメモリアレイの各メモリセル間にセンス線（S1）及びワード線（W1）に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁