実レジスタ・セット内の実レジスタの数は、マップ・セット内のマップ・エントリの数より多く、マップ・セットのマップ・エントリは、任意の時点で実レジスタ・セットのサブセットのみを参照する。例文帳に追加

The number of actual registers in the actual register set is larger than the number of map entries in the map set, and the map entries of the map set refer only to subsets of the actual register set at an optional time point. - 特許庁

このときに、レジスタをハードウェア的に活かしておき、そのレジスタにリセット信号を送る。例文帳に追加

Then, a register is utilized in a hardware manner, and a reset signal is sent to the register. - 特許庁

レジスタ・マップ・セットＲＭＳは論理レジスタ番号と演算結果が記憶されている分散レジスタ・ファイルとの対応関係を記憶する。例文帳に追加

A register map set RMS stores the correspondence between the logical register number and the distributed register file storing the arithmetic results. - 特許庁

シフトレジスタのリセット時にシフトレジスタに不要な電流が流れないようにしたレジスタ制御ディレイロックループ回路を提供する。例文帳に追加

To provide a register controlled delay locked loop circuit in which a needless current is prevented to flow in a shift register during rest of the shift register. - 特許庁

望ましくは、低レベルのレジスタ・バンクがすべてのプロセッサ・レジスタの完全なセットを含み、高レベルのレジスタ・バンクがレジスタの小さいサブセットを含み、低レベルのバンクにおける情報を複製する。例文帳に追加

Preferably, the low level bank includes a complete set of all processor registers, and the high level bank includes a small subset of the registers, duplicating information in the low level bank. - 特許庁

レジスタの比較的小さいセットが比較的速い高レベルのレジスタ・バンクに含まれ、レジスタの大きい完全なセットが比較的遅い低レベルのレジスタ・バンクに含まれる。例文帳に追加

A relatively small set of registers is contained in a relatively faster high level register bank, and a large, more complete set of the registers is contained in a relatively slower lower level register bank. - 特許庁

代替として、第１のレジスタサブセットは、所定の初期機能に対応する所定のレジスタサブセットであってもよい。例文帳に追加

Alternatively, it may be a predetermined subset of registers corresponding to a predetermined initial function. - 特許庁

シフトレジスタ１段目のリセット手段と２段目以降の各レジスタ段のリセット手段とを制御するタイミングが異なる。例文帳に追加

A timing for controlling resetting means for a first stage register of the shift register differs from a timing for controlling a second stage register and subsequent stage registers. - 特許庁

管理機構はマップ・セットを含むレジスタ・マッピングを含み、マップ・セットの各マップは複数のマップ・レジスタを有する。例文帳に追加

The management mechanism includes a register mapping including a map set, and each map of the map set has a plurality of map registers. - 特許庁

モードレジスタは、レジスタ部の少なくとも１ビットの値がリセット状態を示すときに、ソフトリセット信号を出力する。例文帳に追加

The mode register outputs soft reset signals when at least 1 bit of the register section shows a reset state. - 特許庁

カセット基板回路８，９はレジスタＣ１，Ｃ２を有し、レジスタＣ１，Ｃ２にはカセットに係るセンサ２５〜３０の情報が格納されている。例文帳に追加

Cassette substrate circuits 8 and 9 have registers C1 and C2, and the registers C1 and C2 store the information of sensors 25 to 30 relating to a cassette. - 特許庁

クリアデータ（００）を適当なレジスタにセットし、処理数（「７」＝出力ポート数）を別のレジスタにセットする。例文帳に追加

Clear data (00) are set to an appropriate register and a processing number ('7' = the number of the output ports) is set to a different register. - 特許庁

レジスタは、半導体装置のリセットに伴って初期化される。例文帳に追加

The register is initialized according to the reset of the semiconductor device. - 特許庁

発光レベルパターン記憶部２３０は、レジスタセット２３１_1，２３１_2と、それらに記憶されている設定情報を選択的に記憶するレジスタセット２３１_0、レジスタセット２３１_1，２３１_2の設定情報を選択してレジスタセット２３１_0に記憶させる記憶情報制御部２３６を備える。例文帳に追加

The light emission level pattern storage part 230 includes register sets 231_1 and 231_2, a register set 231_0 for selectively storing setting information stored in the register sets 231_1 and 231_2, and a storage information control part 236 which selects the setting information stored in the register sets 231_1 and 231_2 and making them stored in the register set 231_0. - 特許庁

セレクタは、プリセットレジスタ群の内、１つのプリセットレジスタを選択し、選択したプリセットレジスタに格納されている分周比を複数の分周器に与える。例文帳に追加

The selector selects one preset register from the preset register group and gives the frequency dividers the frequency dividing ratio stored in the selected preset register. - 特許庁

アドレスキュー制御回路１９Ａは、レジスタ２１１の内容を読み出させた後、レジスタ２４１のオフセットＯＦＳを、セレクタ２６１を介しレジスタ２１１のオフセットフィールドにシフトさせ、レジスタ２４１の有効フラグＥＦ及び待ち状態ＷＳをリセットする。例文帳に追加

The address queue control circuit 19A shifts the offset OFS of the register 241 to an offset field of the register 211 via a selector 261 after reading the content of the register 211, and resets an effective flag EF and waiting state WS of the register 241. - 特許庁

第２命令セットのプログラム命令語のビットサイズは、第１命令セットのそれよりも小さく、レジスタオペランドとして定義される第１命令セットのレジスタのサブセットを用いる。例文帳に追加

The bit size of the program instruction words of the second instruction set is smaller than that of the first instruction set and the subset of a register of the first instruction set to be defined as a register operand is used. - 特許庁

そして、入力値設定部２１が初段のレジスタ１（２３）に入力値をセットし、転送制御部２２がレジスタ２（２４）、レジスタ３（２５）、…、レジスタｎ（２６）へと順にデータ値の受け渡しを実行する。例文帳に追加

Then, an input value setting section 21 sets the input value to an initial-stage register 1(23), and a transfer control section 22 sequentially executes passing of data values to registers 2(24), 3(25), ..., n(26). - 特許庁

具体例としては、２段目以降の各レジスタ段はシフトレジスタの駆動パルスでリセットし、レジスタ段１段目は電源投入時のみハイレベルになるパルスでリセットする。例文帳に追加

As a concrete example, the second stage register and subsequent stage registers are reset by a pulse for driving the shift register and the first stage register is reset by a pulse in which a high level is reached only upon power ON. - 特許庁

モードレジスタセット回路２は、カテゴリ判定回路１ａからの入力と、アドレス制御信号Ａｄｄおよびモードレジスタセット活性化信号ＭＲＳの入力とに応じて、モードレジスタイネーブル信号を出力する。例文帳に追加

A mode register set circuit 2 outputs a mode register enable signal in accordance with the input from a category determination circuit 1a and input of an address control signal Add and a mode register set activation signal MRS. - 特許庁

そして、第２コマンドレジスタ６２の書き込み用コマンドセット、アドレスレジスタ５３にセットされたアドレス及びデータレジスタ５４に一時的に記憶されたデータにより、内部フラッシュＲＯＭ１０にデータを書き込む。例文帳に追加

The control circuit performs writing of data into an internal flash ROM 10 with a writing command set of a second command register 62, the address set in the address register 53, and the data temporarily stored in the data register 54. - 特許庁

パラメータセット選択レジスタ２７はパラメータセットレジスタ群２３のS0〜Snのうち、どのパラメータセットを各バンクに対し設定するかを選択するレジスタであり、バンク毎B0〜Bmに、パラメータセットS0〜Snを唯一選択する識別子を格納する。例文帳に追加

A parameter set selection register 27 selects which parameter set among the parameter sets S0 to Sn of the parameter set register group 23 should be set in each bank, and stores an identifier for uniquely selecting the parameter sets S0 to Sn for every bank B0 to Bm. - 特許庁

増倍レジスタの要素のサブセットによって与えられる利得は、レジスタにおける他の要素とは独立して制御可能である。例文帳に追加

Gains provided by a subset of the elements of the multiplication register are independently controllable from other elements in the register. - 特許庁

この印刷をカウンタに設置されたレジスタ５のスキャナ６で読み取ると、レジスタ５に該商品セットの注文が受け付けられる。例文帳に追加

The print is read by a scanner 6 in a register 5 installed in the counter to receive an order of the article set in the register 5. - 特許庁

一時結果バッファ２０６は、レジスタの個々のレジスタ・ビットに対応するセット／クリア対ビットに変更情報を記憶するのに適している。例文帳に追加

The temporary result buffer 206 is suitable for storing the modification information in a pair of set /clear bits corresponding to individual register bits of the register. - 特許庁

パワーオフエリアにマスクレジスタ１９を設け、電源遮断の前にこのマスクレジスタ１９に“Ｌ”のマスク信号をセットする。例文帳に追加

A mask register 19 is provided in the power-off area and a mask signal of "L" is set in the mask register 19 before the power-off. - 特許庁

調停回路３は、レジスタ１ａ（２ａ）のビット反転よって、レジスタ２ｂ（１ｂ）のビットを反転させてセットする。例文帳に追加

Upon the bit inversion in the register 1a (2a), the arbitration circuit 3 inverts the bit set in the register 2b (1b). - 特許庁

レジスタ２３２_1に記憶されているクール情報をリセットパルスRPで読み出し、エッジパルスEPで残りのレジスタ２３２_2〜から設定情報を読み出す。例文帳に追加

Cool information stored in a register 232_1 is read by the reset pulse RP, and setting information is read from remaining registers 232_2 to more by the edge pulse EP. - 特許庁

シフトレジスタ回路を複雑にせずに、狭額縁のままシフトレジスタをリセットさせることが可能な発光素子を提供する。例文帳に追加

To provide a light emitting element allowing a shift register to be reset while keeping a narrow frame without increasing complexity of a shift register circuit. - 特許庁

垂直レジスタは、水平レジスタが画素信号を転送している場合、行リセット線の順次切り換えを行なわないようにする。例文帳に追加

When the horizontal register is transferring the pixel signals, the vertical register does not sequentially switch the row reset lines. - 特許庁

リブート後、プロセッサは、該読み取りレジスタを読み取って、該リセットを生成したソースに対応する、論理ハイのレジスタを求める。例文帳に追加

After re-booting, the processor reads the read resistor to determine which resister is logic high, corresponding to the source which generated the reset. - 特許庁

入出力処理装置１は、各々主記憶アドレスレジスタ１０，カウントレジスタ１２にセットされた値に従って、データ転送を行う。例文帳に追加

According to the values respectively set to the main memory address register 10 and the count register 12, the input/output processor 1 performs data transfer. - 特許庁

レジスタ５９は、０または正の値を保持するようになされており、リセット信号に従い、保持するレジスタ値を０に初期化する。例文帳に追加

A register 59 is caused to hold 0 or a positive value, and initializes a register value held therein to 0 according to a reset signal. - 特許庁

相互にセットをなすとともに論理ベクトルレジスタに対応する複数のリネーミングレジスタを設ける。例文帳に追加

A plurality of renaming registers is provided to form a set each other and to correspond to a logic vector register. - 特許庁

簡易な構成で単位レジスタの最終段をリセットするシフトレジスタを備えた固体撮像装置を提供する。例文帳に追加

To provide a solid-state imaging apparatus provided with a shift register for resetting a final stage of unit registers with a simple configuration. - 特許庁

以後、フラグレジスタがセットされているため、割込みサービスルーチン開始アドレス格納レジスタからロードしたアドレスへ分岐する。例文帳に追加

Since the flag register has been set, the initiating addresses can be branched to the addresses loaded from the storage register. - 特許庁

表示アドレス格納レジスタ１４から行先頭アドレスを読み出し、ＲＡＭアドレス指定レジスタ１８にセットする。例文帳に追加

The leading address of a row is read out from a display address storage register 14 to be set in a RAM address specifying register 18. - 特許庁

該書込ポート(31)は、複数のレジスタ(160)の1つを識別するレジスタ識別子を受信し、第1の信号(1ビットの述語データ又はセット信号又はリセット信号等)を受信し、第1の信号及びデコード信号をレジスタ(160)の各々に送り、レジスタ識別子で識別されるレジスタ(160)へ送られるデコード信号をアサートし、他のレジスタ(160)に送られるデコード信号をデアサートする。例文帳に追加

The writing ports 31 receive register identifiers to identify one of the plural registers 160, receive a first signal (one bit of predicate data or a set signal or a reset signal, etc.), transmit the first signal and a decode signal to each of the registers 160, assert the decode signal to be transmitted to the register 160 to be identified by the register identifiers and deassert decode signals to be transmitted to other registers 160. - 特許庁

セレクタ８、９は、チャネルアドレスレジスタ５に保持されたアドレス情報のＨＷ資源番号に基づいてＤＭＡアドレスレジスタ６、およびＤＭＡカウントレジスタ７の対応する値を選択し、各々主記憶アドレスレジスタ１０，カウントレジスタ１２にセットする。例文帳に追加

On the basis of the HW resource number of address information held in the channel address register 5, selectors 8 and 9 select the correspondent values of a DMA address register 6 and a DMA count register 7 and respectively set them to a main memory address register 10 and a count register 12. - 特許庁

条件コードセットレジスタの各フラグは、設定レジスタ３２０のマスクレジスタ（Ｒｅｇ＿ＭＡＳＫ）、反転レジスタ（Ｒｅｇ＿ＸＯＲ）、比較パターンレジスタ（Ｒｅｇ＿ＭＡＴＣＨ）および機能レジスタ（Ｒｅｇ＿ＦＵＮＣ）の各値に従って、フラグ変換部３４０によって変換されて、変換条件コードセットｒＦ＿ｏｕｔとして出力される。例文帳に追加

Each flag of the condition code setting register is converted by a flag conversion part 340, according to respective values of a mask register (Reg_MASK), an inversion register (Reg_XCR), a comparison pattern register (Reg_MATCH) and a function register (Reg_FUNC), so as to be output as a converted condition code set rF_out. - 特許庁

マイクロコンピュータ２１において、複数の機能ブロック２３にリセットレジスタ２５を設け、ＣＰＵ２２がリセットレジスタ２５にデータの書込みを行なうことで、各機能ブロック２３のリセットを個別に制御可能となるように構成する。例文帳に追加

The microcomputer 21 has reset registers 25 in a plurality of functional blocks 23, and a CPU 22 can write data to the reset registers 25 to control independent resetting of each functional block 23. - 特許庁

クロックレジスタセットからＤＣＲレジスタセットに現在のデータ値セットを伝達するため、制御信号は、第１の周波数を有するクロック信号と同期をとる。例文帳に追加

In order to transmit a set of current data values from the set of clock registers to the set of DCR registers, the control signal is synchronized with a clock signal including the first frequency. - 特許庁

具体的には、ＤＣＲレジスタセットからクロックレジスタセットに初期データ値セットを伝達するため、制御信号を伸張し、次いで、第２の周波数を有するクロック信号と同期をとる。例文帳に追加

Concretely, in order to transmit a set of initial data values from the set of DCR registers to the set of clock registers, a control signal is expanded and then synchronized with a clock signal including the second frequency. - 特許庁

ＤＡＣ９６はレジスタ９４の格納データに応じて、Ｓ_ＯＳＣ１のオフセット電圧を調整する。例文帳に追加

The DAC 96 adjusts offset voltage of S_OSC1 according to stored data of the register 94. - 特許庁