同期化設計された半導体装置の動作モードを任意の時刻で、フリップフロップの論理状態を保持しつつ、ノーマルモードからスキャンモードに切り替えて、フリップフロップの論理状態を調べ、正常動作品と異常動作品の比較をすることで不具合フリップフロップを特定する。例文帳に追加

The logic state of the flip-flop is examined, by retaining the logic state of the flip-flop and switching the operating mode of the semiconductor device being subjected to synchronization design, from the normal mode to the scan mode at an arbitrary time, and a normal operating article is compared with an abnormal operating one, thus specifying nonconforming flip-flops. - 特許庁

この特定のフリップフロップ前段のフリップフロップ（ＦＦ（ｉ−１））をラッチ状態に設定して、直後のサイクルで、誤り判定回路において、特定フリップフロップの入出力データの論理レベルの一致／判定を行ない、判定結果指示信号（Ｅｒｒ）を生成する。例文帳に追加

A flip-flop (FF(i-1)) on a pre-stage of the specific flip-flop is set to a latch state and in an immediately following cycle, the error determining circuit determines whether the logic level of input/output data of the specific flip-flop is in matching/out of matching, and generates a determination result instruction signal (Err). - 特許庁

トリガ信号ＶＣＯ＿ｄｅｌａｙはフリップフロップ１１＿１のトリガ端子Ｔに入力されており、フリップフロップ１１＿１から出力されている分周信号ＶＣＯ＿ｄｉｖ２を‘Ｈ’レベルから‘Ｌ’レベルに遷移して、フリップフロップ１１＿１をリセット状態にする。例文帳に追加

The trigger signal VCO_delay is being input to a trigger terminal T of a flip-flop 11_1, the frequency dividing signal VCO_div2 being output from the flip-flop 11_1 is shifted from 'H' level to 'L' level, and the flip-flop 11_1 is brought into a reset state. - 特許庁

ＯＲ回路３１からは、フリップフロップ１１および１３において選択状態を記録され、かつフリップフロップ１２および１４において上記第１の選択状態が記録されたクロック信号が選択されて出力される。例文帳に追加

A clock signal, in which a selection state is recorded in the flip-flops 11, 13 and the first selection state is recorded in the flip-flops 12, 14, is selected and outputted from an OR circuit 31. - 特許庁

出力制御回路１７は、モータ２００からの回転状態信号の基準値のクロスを取り込むフリップフロップを有し、このフリップフロップの状態に応じてモータ駆動制御信号を発生する。例文帳に追加

An output control circuit 17 includes a flip-flop that captures a cross of a reference value of a rotational state signal from a motor 200 to generate a motor driving control signal according to a state of the flip-flop. - 特許庁

１シフト回路２２０は、ｍ段フリップフロップ２６０の内部状態の１シフト後のデータを算出し、ｎシフト回路２３０は、ｍ段フリップフロップ２６０の内部状態のｎシフト（ｎ≧２）後のデータを算出する。例文帳に追加

A one shift circuit 220 calculates data after one shift in an internal state of an m stage flipflop 260, and an n shift circuit 230 calculates data after n shift (n≥2) in an internal state of the m stage flipflop 260. - 特許庁

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。例文帳に追加

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the data rewriting operation of a flash memory 1 is started. - 特許庁

Ｔフリップフロップ２２は、Ｔフリップフロップ２１のＱ＿端子から出力される論理信号Ｃの立上りエッジに同期して出力状態を反転させる。例文帳に追加

A T-flip-flop 22 inverts an output state in synchronization with the rising edge of a logical signal C outputted from a Q_terminal of the T-flip-flop 21. - 特許庁

複数のフリップフロップからなる同期化回路において、フリップフロップの出力の不安定状態を回避しつつ短時間で非同期信号を同期化することができる非同期信号の同期化回路を提供する。例文帳に追加

To provide a synchronizing circuit for non-synchronizing signal, capable of synchronizing a nonsynchronizing signal in a short time, while avoiding unstable output state from flip-flops in the synchronizing circuit comprising plural flip-flops. - 特許庁

第１フリップフロップ２４ａは、温蔵スイッチ１２が操作されるとペルチェ素子２２を温蔵側に制御する動作信号を出力すると同時に、第２フリップフロップ２４ｂをリセット状態に固定する。例文帳に追加

A first flip flop 24a outputs an operation signal for controlling a Peltier element 22 to the side of hot storage and, simultaneously, fixes a second flip flop 24b under reset condition when a hot storage switch 12 is operated. - 特許庁

また、第２フリップフロップ２４ｂは、冷蔵スイッチ１４が操作されるとペルチェ素子２２を冷蔵側に制御する動作信号を出力すると同時に、第１フリップフロップ２４ａをリセット状態に固定する。例文帳に追加

On the other hand, the second flip flop 24b outputs an operation signal for controlling the Peltier element 22 to the side of refrigeration and, simultaneously, fixes the first flip flop 24a under reset condition when a cold storage switch 14 is operated. - 特許庁

フリップフロップ回路からなるレジスタ回路１０であって、そのフリップフロップ回路は、レジスタ回路１０に電源投入がなされた直後に、出力状態におけるハイ状態とロー状態とのうちの一方状態になる確率が他方状態になる確率よりも高いものであることを特徴とする。例文帳に追加

The register circuit 10 comprises a flip-flop circuit having an output state entering one of high and low states with higher probability than the other state immediately after turn on power of the register circuit 10. - 特許庁

フリップフロップ５７はイネーブル状態において組み合わせ論理回路ブロック（ルックアップテーブル５６）の出力状態を蓄積する。例文帳に追加

A flip-flop 57 stores an output state of a combination logic circuit block (lookup table 56) in an enable state. - 特許庁

そして、コンフィギュレーション情報に含まれる情報により、マルチプレクサ５８の出力としてフリップフロップ５７の出力が選択された場合に、フリップフロップ５７がイネーブル状態となり、組み合わせ論理回路の出力が選択された場合に、フリップフロップ５７がディセーブル状態になる。例文帳に追加

When the output of the flip-flop 57 is selected as an output of the multiplexer 58 in accordance with information included in configuration information, the flip-flop 57 is brought into enable state and when the output of the combination logic circuit is selected, the flip-flop 57 is brought into disable state. - 特許庁

これにより、ＲＳラッチ２の状態がＤフリップフロップ４にロードされ、レジスタ１４が再設定される。例文帳に追加

The state of the RS latch 2 is loaded into the D flip-flop 4 to reset the register 14. - 特許庁

ＲＳラッチ２は、レジスタ１４を構成するＤフリップフロップ４の出力に応じて変化し、レジスタ１４の状態を常に保存する。例文帳に追加

The RS latch 2 changes in dependence on the output of a D flip-flop 4 constituting the register 14 to continuously save a state of the register 14. - 特許庁

フリップフロップ回路４は、２つのインバータ４１、４２の入出力を相互に接続して２つの安定状態を持つようになっている。例文帳に追加

A flip-flop circuit 4 interconnects inputs and outputs of two inverters 41, 42 to have two stable states. - 特許庁

ＣＰＵ１０は、検出用フリップフロップ４がリセット状態になっていることを検出すると、初期化処理を実行する。例文帳に追加

When detecting that the detection flip-flop 4 is reset, a CPU 10 executes initialization. - 特許庁

スイッチ１０５、１０６が導通状態にあれば半導体記憶装置１はＳＲフリップフロップ回路として動作する。例文帳に追加

When the switches 105 and 106 are in a conductive state, the semiconductor storage device 1 operates as an SR flip-flop circuit. - 特許庁

ＳＯＩ型のＭＯＳトランジスタを用いたデータ保持型フリップフロップに対するボディーバイアス制御をその動作状態に応じて最適化する。例文帳に追加

To optimize body bias control to a data holding flip-flop using an SOI type MOS transistor according to its operating state. - 特許庁

フリップフロップ２は、入力される信号のタイミングに応じて、出力を特定の状態に遷移させる。例文帳に追加

The flip-flop 2 shifts its output to a specific state depending on timing of the received signal. - 特許庁

スイッチＭ１およびＭ２は、フリップフロップ１０２の状態に従って交互にターンオンまたはターンオフされる。例文帳に追加

Switches M1 and M2 are turned on and off alternately according to a state of a flip flop 102. - 特許庁

従って、システム待機直前のＤフリップフロップ４の状態はＲＳラッチ２に保存されて残る。例文帳に追加

The state of the D flip-flop 4 just before system waiting is saved in the RS latch 2. - 特許庁

これにより、Ｄタイプフリップフロップ２０３の記憶状態は解除されて出力Ｑはローレベルを出力し、電源の遮断が行われる。例文帳に追加

Thus, the storage state of the D type flip-flop 203 is released, a low level is outputted to the output Q to interrupt the power supply. - 特許庁

ＬＳＩ内部のフリップフロップ間組合せ論理回路をクリティカル・パスとして、各々の遅延状態をＬＳＩ外部で容易に知る。例文帳に追加

To provide an evaluation method capable of recognizing each delay condition outside an LSI easily, by regarding a combined logic circuit between flip-flops inside the LSI as a critical path. - 特許庁

Ｔフリップフロップ２１は、発振器１０が生成するパルス信号Ｂの立上りエッジに同期して出力状態を反転させる。例文帳に追加

A T-flip-flop 21 inverts an output state in synchronization with the rising edge of a pulse signal B generated by an oscillator 10. - 特許庁

テストイネーブル信号がディセーブル状態のときに発生するスキャンフリップフロップの消費電力を低減化する。例文帳に追加

To reduce the power consumption of a scan flip-flop generated when a test enable signal is in a disabled state. - 特許庁

状態判定回路はフリップフロップ回路１２１と比較回路１２２と判定回路１２３で構成される。例文帳に追加

The state decision circuit consists of flip-flop circuits 121, comparator circuits 122 and a decision circuit 123. - 特許庁

フリップフロップをチェーン状に接続した集積回路において、静止電源電流を測定する状態に、１クロックで設定可能とする。例文帳に追加

To set a state for measurement of quiescent supply current, with one clock, in an integrated circuit with chain-connected flip-flops. - 特許庁

端子数を増やすことなく、外部フリップフロップ回路の出力状態をＣＰＵ等から読み出し可能な制御回路を提供する。例文帳に追加

To provide a control circuit for reading the output state of an external flip-flop circuit from a CPU or the like without increasing the number of terminals. - 特許庁

Ｄタイプフリップフロップ２０３の出力Ｑによりフォトカプラ２０７は導通状態になるので、Ｄタイプフリップフロップ２０３のクリア（ＣＬＫ）端子にローレベルが入力されない限り、電源１０８は起動状態を維持することになる。例文帳に追加

Since a photocoupler 207 is conductive by the output Q of the D type flip-flop 203, so long as a low level is not given to a clear (CLR) terminal of the D type flip-flop 203, the power supply maintains a start state. - 特許庁

全ての復号データが入力した時点で、送信側がＣＲＣ回路の各フリップフロップに設定した初期値が逆ＣＲＣ回路１９内の各フリップフロップＤ１’〜Ｄ３’に設定されていない場合には、初期状態検出部２０は受信データに誤りがあると判断する。例文帳に追加

When all the decoded data are received, in the case that the default set to each flip-flop in the CRC circuit at the transmitter side is not set to each of the flip-flop circuits D1'-D3' in the inverse CRC circuit 19, an initial state detection section 20 discriminates that the received data are in error. - 特許庁

フリップフロップ群に記憶された制御情報に従って動作する電子機器において、フリップフロップ群の一部が非同期リセット入力端子からの外来ノイズの侵入によりリセットされ、異常状態となるのを検出する。例文帳に追加

To provide an electronic apparatus activated according to control information stored in a flip-flop group capable of detecting the occurrence of an abnormality state resulting from part of the flip-flop group being reset by the intrusion of external noise from an asynchronous reset input terminal. - 特許庁

フリップフロップ回路のＱ端子を固定した状態でシフトモードの動作を行なった後、シフトモードの動作が終了すると、グループ分けした各グループＸ，Ｙ，Ｚに対応するフリップフロップ回路ごとに、ホールド解除とキャプチャ動作とを行なう。例文帳に追加

After shift-mode operations are performed with the Q terminals of the flip-flop circuits fixed and when the shift-mode operations are completed, hold releases and capture operations are performed for every flip-flop circuit corresponding to each of the groups X, Y, and Z divided into groups. - 特許庁

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、昇圧回路１７の昇圧動作と、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。例文帳に追加

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started. - 特許庁

遅延出力取込み用フリップフロップ１７１〜１７３は、フリップフロップ１３への組合せ論理回路出力（クロック周期毎に反転状態におかれる）を遅延バッファ２１〜２４を介して、遅延量が異なる組合せ論理回路出力を取込む。例文帳に追加

Delay output fetching flip-flops 171-173 fetch the output signals obtained, by passing the output (which is made into an inverted state at each clock cycle) to a flip-flop 13 of the combined logic circuit via delay buffers 21-24, and changing the output of the combinational logic circuit into outputs having different delay amounts of the logic circuit. - 特許庁

また、フリップフロップ１１および１３に記録されている状態が、他方のクロック信号が非選択状態になっている第１の選択状態か、または他方のクロック信号が選択状態になっている第２の選択状態の何れであるかが検出され、当該検出状態が対応するクロック信号に同期してフリップフロップ１２および１４に記録される。例文帳に追加

Also, it is detected whether the state recorded in the flip-flop 11, 13 is a first selected state in which the other clock signal is made a non- selection state or a second state in which the other clock signal is made a selected state, and the detected state is recorded in flip-flop 12, 14 in synchronization with a corresponding clock signal. - 特許庁

光ＲＳフリップフロップ１１は、状態を光でメモリするものであり、また、その状態は、メモリしている状態と有機ＥＬ素子２０ａ、２０ｂから入射される光の状態によって決まる。例文帳に追加

The flip-flop 11 memorizes a state by light and the state is decided depending on the state of light incident from organic EL elements 20a and 20b. - 特許庁

本発明の半導体集積回路装置では、前記半導体集積回路装置の停止または待機時に、フリップフロップ回路と次段フリップフロップ回路との間の論理回路を所定の状態に固定する機能を備えることにより、論理回路を構成する各ＭＯＳＦＥＴのオン状態またはオフ状態を決定する。例文帳に追加

The semiconductor integrated circuit device is provided with a function of fixing a logic circuit between a flip-flop circuit and another flip-flop circuit of next stage to a prescribed state in a stop or standby state of the semiconductor integrated circuit device to determine an ON state or an OFF state of each MOSFET configuring the logic circuit. - 特許庁

制御信号用バス３２上でＷＲＩＴＥ信号が活性状態から不活性状態に変化したときスレーブ部４０のフリップフロップ５１，５２がリセットされ、これによりＲＥＡＤＹ信号を直ちに不活性状態にする。例文帳に追加

When a WRITE signal changes from an active state into an inactive state on a control signal bus 32, flip-flop circuits 51, 52 of a slave section 4 are reset, resulting in immediately deactivating a READY signal. - 特許庁

コンパレータＶＣＣ＿Ｌ２と状態保持用のフリップフロップ回路ＦＦ２は、スイッチング素子がオフ状態にホールドされたことを検出するラッチ検出手段を構成している。例文帳に追加

A comparator VCC_L2 and a flip-flop circuit FF2 for state holding constitutes a latch detection means for detecting that a switching device is held in an off state. - 特許庁

これにより、電源非遮断状態においてフリップフロップの高速化が保障され、マスタラッチ部の動作電源遮断状態においてスレーブラッチ部におけるサブスレッショルドリーク電流が低減される。例文帳に追加

Thus, speeding up of the flip-flop is assured in the power non-shutdown state and subthreshold leak current at the slave latch part is reduced in an operation power source shutdown state of the master latch part. - 特許庁

イネーブル信号ＥＮがローレベルに変化するたびにバッファ１５，１６及びフリップフロップＦ３，Ｆ４の論理レベルはローレベル固定状態とハイレベル固定状態とに交互に切り替えられる。例文帳に追加

Each time the enable signal EN falls to the low level, logical levels of buffers 15 and 16 and flip-flops F3 and F4 are switched alternately between a low-level fixed state and a high-level fixed state. - 特許庁

部分表示を実行するときには、まず、表示領域の開始位置に対応するＲＳフリップフロップ回路８０１のみをセット状態、すなわち、表示領域の開始位置に対応する双安定回路のみをセット状態にする。例文帳に追加

When carrying out the partial display, at first, only the RS flip-flop circuit 801 corresponding to the start position of the display region is set, namely, only the bistabilization corresponding to the start position of the display region is set. - 特許庁