Critical path methodとは 意味・読み方・使い方

CRITICAL PATH ESTIMATION PROGRAM, ESTIMATION DEVICE, ESTIMATION METHOD, AND INTEGRATED CIRCUIT DESIGN PROGRAM例文帳に追加

クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 - 特許庁

METHOD AND DEVICE FOR SHORTENING CRITICAL PATH OF SEQUENCE ESTIMATION TECHNOLOGY REDUCING COMPLEXITY例文帳に追加

複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置 - 特許庁

To provide a design method for a scan test circuit allowing the inspection of a critical path of a semiconductor integrated circuit by a scan test.例文帳に追加

スキャンテストによって半導体集積回路のクリティカルパスの検査を可能にするスキャンテスト回路の設計方法を提供する。 - 特許庁

This method includes a stage for determining the operation time of the 1st critical path of the 1st circuit blocks and a stage for determining the operation time of the 2nd critical path of the 2nd circuit block.例文帳に追加

本方法は、第１の回路ブロックについて、第１の回路ブロックの第１のクリティカルパスの動作時間を決定する過程と、第２の回路ブロックについて、第２の回路ブロックの第２のクリティカルパスの動作時間を決定する過程とを含む。 - 特許庁

The method creates one or more timing waveforms of the potential aggressor interconnection for each critical path, follows the starting point of the critical path to the ending point thereof and calculates second timing of each cell and each victim interconnection.例文帳に追加

本方法は各クリティカルパスについて潜在的なアグレッサ相互接続の１以上のタイミング波形を生成し、クリティカルパスの開始点から終点までをたどり及び各セル及び各ビクティム相互接続の第２タイミングを計算する。 - 特許庁

To provide an evaluation method capable of recognizing each delay condition outside an LSI easily, by regarding a combined logic circuit between flip-flops inside the LSI as a critical path.例文帳に追加

ＬＳＩ内部のフリップフロップ間組合せ論理回路をクリティカル・パスとして、各々の遅延状態をＬＳＩ外部で容易に知る。 - 特許庁

To provide fast output enable path and method for an integrated circuit device which effectively minimizes gate delay in the data of a critical integrated circuit device and a clock path.例文帳に追加

クリティカルな集積回路装置のデータおよびクロック経路におけるゲート遅延を有効に最小限にする集積回路装置のための高速出力イネーブル経路および方法を提供する。 - 特許庁

To provide a method that minimizes a net list increase at the last layout time and reduces alternate route wirings for the long distance wiring that is quite within the bounds of possibility to become a critical path.例文帳に追加

最終レイアウト時におけるネットリストの増加を少なくし、またクリティカルパスになる可能性の高い長距離配線について迂回配線を少なくする。 - 特許庁