「Critical path method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a test method for an integrated circuit device and a critical path capable of measuring easily the maximum operation frequency by a true critical path.例文帳に追加

真のクリティカルパスで最高動作周波数が簡単に測定化可能な集積回路装置、クリティカルパスのテスト方法を目的とする。 - 特許庁

CRITICAL PATH EVALUATION METHOD AND DELAY-CONDITION MEASUREMENT CIRCUIT, AND LSI MANUFACTURING METHOD例文帳に追加

クリティカル・パス評価方法及び遅延状態計測回路、並びにＬＳＩ製造方法 - 特許庁

CRITICAL PATH ESTIMATION PROGRAM, ESTIMATION DEVICE, ESTIMATION METHOD, AND INTEGRATED CIRCUIT DESIGN PROGRAM例文帳に追加

クリティカルパス推定プログラム、推定装置、推定方法、および集積回路設計プログラム。 - 特許庁

METHOD AND DEVICE FOR SHORTENING CRITICAL PATH OF SEQUENCE ESTIMATION TECHNOLOGY REDUCING COMPLEXITY例文帳に追加

複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置 - 特許庁

To provide a design method for a scan test circuit allowing the inspection of a critical path of a semiconductor integrated circuit by a scan test.例文帳に追加

スキャンテストによって半導体集積回路のクリティカルパスの検査を可能にするスキャンテスト回路の設計方法を提供する。 - 特許庁

This method includes a stage for determining the operation time of the 1st critical path of the 1st circuit blocks and a stage for determining the operation time of the 2nd critical path of the 2nd circuit block.例文帳に追加

本方法は、第１の回路ブロックについて、第１の回路ブロックの第１のクリティカルパスの動作時間を決定する過程と、第２の回路ブロックについて、第２の回路ブロックの第２のクリティカルパスの動作時間を決定する過程とを含む。 - 特許庁

The method creates one or more timing waveforms of the potential aggressor interconnection for each critical path, follows the starting point of the critical path to the ending point thereof and calculates second timing of each cell and each victim interconnection.例文帳に追加

本方法は各クリティカルパスについて潜在的なアグレッサ相互接続の１以上のタイミング波形を生成し、クリティカルパスの開始点から終点までをたどり及び各セル及び各ビクティム相互接続の第２タイミングを計算する。 - 特許庁

To provide an evaluation method capable of recognizing each delay condition outside an LSI easily, by regarding a combined logic circuit between flip-flops inside the LSI as a critical path.例文帳に追加

ＬＳＩ内部のフリップフロップ間組合せ論理回路をクリティカル・パスとして、各々の遅延状態をＬＳＩ外部で容易に知る。 - 特許庁

To provide fast output enable path and method for an integrated circuit device which effectively minimizes gate delay in the data of a critical integrated circuit device and a clock path.例文帳に追加

クリティカルな集積回路装置のデータおよびクロック経路におけるゲート遅延を有効に最小限にする集積回路装置のための高速出力イネーブル経路および方法を提供する。 - 特許庁

To provide a method that minimizes a net list increase at the last layout time and reduces alternate route wirings for the long distance wiring that is quite within the bounds of possibility to become a critical path.例文帳に追加

最終レイアウト時におけるネットリストの増加を少なくし、またクリティカルパスになる可能性の高い長距離配線について迂回配線を少なくする。 - 特許庁

The method calculates timing windows of the potential aggressor interconnections to calculate each cell on each critical path and first timing of each victim interconnection.例文帳に追加

本方法は潜在的なアグレッサ相互接続のタイミングウインドウを計算し、各クリティカルパス上で各セル及び各ビクティム相互接続の第1タイミングを計算する。 - 特許庁

To provide a method simultaneously drawing and displaying a plurality of paths in a state allowing easy identification, in a critical path detected from design data of an LSI, and to provide a system therefor.例文帳に追加

ＬＳＩのデザインデータから検出されたクリティカル・パスに関して、識別が容易な態様で複数のパスを同時に描画し表示する方法およびそのシステムを提供する。 - 特許庁

To obtain a logic verifying device with a path delay inspecting function added thereto and a logic verifying method for efficiently generating a logic verification pattern only by specifying a critical path found from a timing verification result.例文帳に追加

タイミング検証結果よりわかったクリティカルパスの指定を行うことだけで、論理検証パターンを効率よく作成することのできるパス遅延検査機能付加論理検証装置及び論理検証方法を得ることを目的とする。 - 特許庁

To provide a method and a device for economically and speedily testing a complicated integrated circuit without introducing a delay to the timing of a critical path.例文帳に追加

本発明の目的は、クリティカル・パスのタイミングに遅延を導入することなく、より経済的かつ迅速に、複雑な集積回路をテストするための方法及び装置を提供すること。 - 特許庁

To provide a construction method of a cylindrical tank, capable of shortening a construction period without turning the laying of a cold reservation member at the bottom part of an outer tank and the assembly of an annular plate to a critical path.例文帳に追加

外槽の底部における保冷材の敷設及びアニュラープレートの組み立てがクリティカルパスとならずに、工期の短縮化を図ることのできる円筒型タンクの構築方法の提供。 - 特許庁

In this automatic layout method of LSI used in the layout design of the LSI, for the layout of initial arrangement (step S103), by extracting a critical path (step S104), inserting a buffer to the extracted critical path (step S106) and then conducting timing-driven for improved arrangement (step S107), a layout result without delay violation paths or with few delay violation paths is obtained.例文帳に追加

ＬＳＩのレイアウト設計において用いられるＬＳＩの自動レイアウト方法において、初期配置のレイアウト（ステップＳ１０３）に対して、クリティカルパスを抽出し（ステップＳ１０４）、この抽出されたクリティカルパスにバッファを挿入した後に（ステップＳ１０６）、タイミングドリブン改良配置を行うことにより（ステップＳ１０７）、遅延違反パスが無いか、若しくは遅延違反パスが少ないレイアウト結果を得る。 - 特許庁

To provide a detection apparatus of a critical micellar concentration of a interfacial active agent by taking notice of an interfacial adsorption phenomenon and providing an optical transmission path with a detecting function and an information transmitting function so as to eliminate the weakness due to conventional defects, slow and troublesome measuring method.例文帳に追加

従来からの長時間、煩雑な測定方法の欠点を取り除くため、界面の吸着現象に注目し、かつ光伝送路に検知機能と情報伝達機能を与えて界面活性剤の臨界ミセル濃度の測定装置を提供する。 - 特許庁

To provide a circuit configuration and an inspection method thereof in which a digital circuit is packaged in a wafer-state system LSI, a fault in a digital circuit part to most become a critical path therein is easily verified, an inspection time is shortened and further, a die size is reduced.例文帳に追加

ウエハ状態でのシステムＬＳＩにおいて、デジタル回路を搭載し、その中でも最もクリティカルパスとなるデジタル回路部の故障検証を容易に実施し、かつ検査時間の短縮化を図り、加えてダイサイズの縮小化を可能にする回路構成とその検査方法を提供すること。 - 特許庁

In the case that a terminal 4 having a plurality of addresses with different paths makes a communication, the terminal 4 uses a retrieval table of a start, point address selector 5 to retrieve prefix information providing an optimum routing and selects a start point address coincident with its own addresses in terms of the critical path method to dynamically select the start point address providing an optimum routing.例文帳に追加

経路の異なる複数のアドレスを持つ端末４が通信を行う時、端末４は始点アドレス選択装置５の検索表を用いて最適な経路になるプレフィックス情報を検索し、自アドレスの中で最長一致する始点アドレスを選択することで、通信経路が最適になる始点アドレスを動的に選択する。 - 特許庁

This system includes a discrimination part 118 which discriminates whether a cell connected to a critical path has the voltage drop violation, an improvement method decision part 116 which selects an optimum one of plural relocation patterns prepared for improving the voltage drop violation and a voltage drop improvement part 117 which executes the relocation according to the selected relocation pattern.例文帳に追加

クリティカルパスに接続するセルに電圧降下違反があるか否かを判別する判別部１１８と、電圧降下違反を改善するための複数の再配置パターンの中から最適なものを選択する改善手法決定部１１６と、選択された再配置パターンに基づき再配置を行う電圧降下改善部１１７を備える。 - 特許庁