first input delayとは 意味・読み方・使い方

The input high-frequency signal is binalized by a comparator 1 to be input into a delay element 21 in the first stage of a delay element group 2.例文帳に追加

入力された高周波信号は、コンパレータ１で２値化され遅延素子群２の初段の遅延素子２１に入力される。 - 特許庁

A first delay circuit 102 makes an input signal delay, based on the delay control signal produced by the delay control signal arithmetic circuit 108.例文帳に追加

第１の遅延回路１０２は、遅延制御信号演算回路１０８が生成した遅延制御信号に基づいて、入力信号を遅延させる。 - 特許庁

The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n.例文帳に追加

初段の遅延素子２１に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子２ｎから出力される。 - 特許庁

A variable delay circuit delays a first input signal according to a delay adjustment signal and outputs the delayed signal as a first delayed signal.例文帳に追加

可変遅延回路は、第１入力信号を遅延調整信号に応じて遅延させ、第１遅延信号として出力する。 - 特許庁

The difference between an input signal delay time, by the first delay line and a clock signal delay time by the second delay line, has a different value for each clock control comparator.例文帳に追加

クロック制御コンパレータ毎に第１の遅延線による入力信号遅延時間と第２の遅延線によるクロック信号遅延時間との差は異なる値を持つ。 - 特許庁

An input signal is applied to the respective data terminals D1 and D2 of a first delay flip flop 51 and second delay flip flop 52.例文帳に追加

入力信号は第１の遅延フリップフロップ５１、第２の遅延フリップフロップ５２のデータ端子Ｄ１、Ｄ２に印加される。 - 特許庁

The first delay circuit 6 is configured by cascading a plurality of first delay stages 6a and an input signal is received by an initial stage of them.例文帳に追加

第１遅延回路６は、複数の第１遅延段６ａを縦続接続して構成されており、入力信号を初段で受けている。 - 特許庁

A detection unit 16 detects the number of delay elements used in the first delay unit 12 to delay an input signal just by a predetermined reference time.例文帳に追加

検出部１６は、第１遅延部１２が入力信号を所定の参照時間だけ遅延させるのに必要な遅延素子の段数を検出する。 - 特許庁