flash-to-groundとは 意味・読み方・使い方

To provide a flash setting ground-grouting chemical solution having a gel time (60 seconds or less) suitable as a packer material and appropriate strength when set.例文帳に追加

パッカー材として適切なゲルタイム（６０秒以下）、及び固化した際に適切な強度を有する瞬結性地盤注入用薬液を提供する。 - 特許庁

An upper surface 15 of the blade portion 19 is ground in substantially flat, a flash piece 20 is ground off to form a bald tip 19a, and a cutting blade 25 is formed on ridges 27a, 18a on both sides of the blade tip 19a.例文帳に追加

刃先形成部１９の上面１５を略平面状に研削して、バリ片２０を削り落して刃先１９ａを形成し、この刃先１９ａの両側の稜線１７ａ，１８ａに切刃２５を形成する。 - 特許庁

In this flash memory element, a drain junction power supply terminal line and the ground terminal line are connected with connection terminals which are not contiguous to each other at the joint of the internal circuit of the flash memory element and an SDA input buffer.例文帳に追加

本発明に係るフラッシュメモリ素子は、フラッシュメモリ素子の内部回路とＳＤＡ入力バッファとの接続部において、ドレイン接合電源端子ラインと接地端子ラインとが互いに隣接しない接続端子に接続される。 - 特許庁

In the NAND-type flash memory 100, a drain side selecting gate line SGD, source side selection gate line SGS, and a (p) type semiconductor substrate Psub of a block made as non-selection by a row decoder are made to be a ground potential.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。 - 特許庁

The detector comprises a first flash memory cell driven by a ground voltage for maintaining the potential of a first node to a prescribed potential, a second flash memory cell driven by a power source voltage for controlling the potential of a second node, and a comparator for comparing the potential of the first node with the potential of the second node.例文帳に追加

接地電圧によって駆動され、第１ノードの電位を所定の電位に維持するための第１フラッシュメモリセルと、電源電圧によって駆動され、第２ノードの電位を調節するための第２フラッシュメモリセルと、前記第１ノードと前記第２ノードとの電位を比較するための比較器とを含んでなる。 - 特許庁

When a CPU outputs a test mode signal to a flash memory 15 and reads out data, only an source of a memory cell transistor 16 belonging to a word column selected by a row decoder 17 is connected to ground by a switch array 21, the other sources are connected to a power source VDR.例文帳に追加

ＣＰＵが、フラッシュメモリ１５に対して検査モード信号を出力しデータの読出しを行う場合に、行デコーダ１７で選択されたワード列に属するメモリセルトランジスタ１６のソースだけをスイッチアレイ２１によってグランドに接続し、その他のソースを電源ＶDRに接続する。 - 特許庁

In a method for erasing information stored in a flash memory element, erasure is performed, in a state in which a ground potential is applied to a source and first voltage Vd is applied to a drain, by a hot hole injecting method in which bias voltage Vg is applied to a gate stepwise from high voltage to low voltage.例文帳に追加

本発明のフラッシュメモリ素子における記憶情報の消去方法は、ソースに接地電位を印加しドレインに第１電圧(Vd)を印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧(Vg)を印加することによるホットホール注入方法によって消去を行なう。 - 特許庁

A method of programming a NAND flash memory includes the steps of applying a program voltage to a selected word line; applying a pass voltage to an non-selected word line; and recovering the selected word line and the non-selected word line to a ground voltage, after lowering the selected word line to the pass voltage.例文帳に追加

本発明によるＮＡＮＤフラッシュメモリのプログラム方法は、選択ワードラインにプログラム電圧を印加し、非選択ワードラインにパス電圧を印加するステップと、選択ワードラインをパス電圧に低下させた後、選択ワードライン及び非選択ワードラインを接地電圧に復旧するステップと、を含む。 - 特許庁