gated byとは 意味・読み方・使い方

In this signal processor, a current control signal IDDEN controlled by random numbers in an irregular period is inputted to a gated clock circuit 22, and although a clock pulse is outputted from the gated clock circuit 22 when the current control signal IDDEN is "one", the clock pulse is not outputted from the gated clock circuit 22 when the current control signal IDDEN is "zero".例文帳に追加

乱数によって不規則な周期で制御された電流制御信号ＩＤＤＥＮをゲーテッドクロック回路２２に入力して、電流制御信号ＩＤＤＥＮが「１」のときはゲーテッドクロック回路２２からクロックパルスが出力するが、電流制御信号ＩＤＤＥＮが「０」のときはゲーテッドクロック回路２２からはクロックパルスは出力しない。 - 特許庁

To provide a scan path circuit design method or the like which allows a scan path test to be performed for a logic circuit designed by gated clock design.例文帳に追加

ゲーティッドクロック設計により設計された論理回路に対してスキャンパステストを実行可能なスキャンパステスト回路設計方法等を提供する。 - 特許庁

To provide a logic circuit designing device which can realize highly efficient design work and low power consumption of a logic circuit by automatically inserting a gated clock supply circuit into a hardware description of the logic circuit generated without forming a gated clock circuit.例文帳に追加

ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入し、論理回路の設計作業の高効率化と論理回路の低消費電力化を図ることができる論理回路設計装置を提供する。 - 特許庁

In a space period, each output of ACC circuits 201, 202 of the push-pull circuit 200 is inputted to each of sample-and-hold parts 300, 301 and gated by a gate signal (h-2).例文帳に追加

スペース期間では、プッシュプル回路200のＡＣＣ回路201、202の各出力は、各サンプルホールド部300、301に入力されゲート信号(h-2)によりゲーティングされる。 - 特許庁

To provide a semiconductor integrated circuit of low power consumption, which reduces a circuit area by preventing a gated clock signal from being supplied to a low power consumption flip-flop circuit.例文帳に追加

ゲーティングされたクロック信号が低消費電力フリップフロップ回路に供給されず、回路面積を低減した低消費電力の半導体集積回路を提供する。 - 特許庁

To reduce the power consumption of a logic circuit by making its clock gated, and to improve observability of a control circuit which outputs a clock enable signal in a scan test operation.例文帳に追加

ゲーテッドクロック化により、論理回路の消費電力を低減するともに、スキャンテスト時において、クロックイネーブル信号を出力する制御回路の観測性を向上させる。 - 特許庁

To provide a method for designing a semiconductor integrated circuit capable of reducing power consumption in a functional macro test by providing a control circuit for a gated clock buffer (GCB).例文帳に追加

ゲーテッドクロックバッファ（ＧＣＢ）の制御回路を設けることにより、機能マクロ試験時の消費電力を削減できる半導体集積回路の設計方法を提供する。 - 特許庁

One of addresses (selected by order of priority logic on the basis of hit-miss information from the upper level cache) is gated to a work line driver of a memory array of the cache at the lower level by a multiplexer.例文帳に追加

アドレスの１つ（上位レベルのキャッシュからのヒット／ミス情報に基づいて優先順位論理によって選択）は、マルチプレクサによって、下位レベルのキャッシュのメモリ・アレイのワード線ドライバにゲートされる。 - 特許庁