This simulator analyses the hybrid model description and extracts a description of a continuity equation, a description on a state transition, and a description on an additional processing respectively.例文帳に追加

ハイブリッドモデル記述を解析し、連続系方程式に関する記述、状態遷移に関する記述、および付加処理に関する記述をそれぞれ抽出する。 - 特許庁

In a method for accelerating power estimation of a circuit, RTL description of the circuit is generated, power model expansion RTL description of the circuit is generated, a simulator to be executed is selected, the power model extension RTL description is changed to the contents suitable for the simulator and power consumption of the circuit is estimated by executing the simulator.例文帳に追加

回路の電力推定を加速する方法であって、回路のＲＴＬ記述を生成し、回路の電力モデル拡張ＲＴＬ記述を生成し、実行するシミュレータを選択し、電力モデル拡張ＲＴＬ記述をシミュレータに適した内容に変更し、シミュレータを実行して回路の消費電力を推定する。 - 特許庁

FUNCTION VERIFICATION DEVICE, TEST BENCH, MODEL DESIGNED BY HARDWARE DESCRIPTION LANGUAGE, SIMULATOR PROGRAM AND RECORDING MEDIUM例文帳に追加

機能検証装置、テストベンチ、ハードウェア記述言語により設計されたモデル、シミュレータプログラム及び記憶媒体 - 特許庁

This mechanism simulator simulates behavior of a mechanism along a time axis based on a hybrid model description.例文帳に追加

ハイブリッドモデル記述に基づいて時間軸に沿った機構の挙動のシミュレーションを行う機構シミュレータを開示する。 - 特許庁

A clock level simulator 102 simulates the clock level description 3 to compute the work rate of a storage element and that of an computing element indicated in the clock level description 3.例文帳に追加

クロックレベル記述３を、クロックレベルシミュレーション装置１０２でシミュレーションし、クロックレベル記述３で示される記憶素子及び演算器の稼働率をそれぞれ算出する。 - 特許庁

A functional description FD2 of a frequency characteristic calculating circuit is used in addition to a functional description FD1 of a simulated circuit, in a time-based transition analysis S1 by a circuit simulator.例文帳に追加

回路シミュレータによる時間ベースの過渡解析（Ｓ１）には、被シミュレーション回路の機能記述（ＦＤ１）の他に、周波数特性計算回路の機能記述（ＦＤ２）が利用される。 - 特許庁

Circuit data 11 of a logic simulator section 14 is made to include a functional description of the mega cell and a description of a function of showing whether the mega cell lies in a standby state.例文帳に追加

論理シミュレータ部１４の回路データ１１に、メガセルの機能記述と共にメガセルがスタンバイ状態か否かを知らせるための関数の記述を含める。 - 特許庁

To solve a problem that various development tools such as a simulator or a conversion tool for a gate level may cause malfunctions when description of hardware is applied to the various development tools after converting it into a HDL (hardware description language) in case comments in Japanese are attached to the description of the hardware when the hardware is described in a programming language.例文帳に追加

プログラミング言語でハードウェアを記述するときに、日本語のコメントを付けると、ＨＤＬに変換した後、シミュレータやゲートレベルへの変換ツール等の各種開発ツールにかけたときに、それらのツールが誤動作することがあるという問題を解決する。 - 特許庁

To judge the quality of LSI in an LSI verification in which the output of a simulator output is taken as the expected value of the output of an LSI to be tested by interrupting the operations of the LSI to be tested and the simulator at an optional timing during operation description, and comparing the output of the LSI to be tested with the expected value.例文帳に追加

シミュレータ出力を被試験ＬＳＩ出力の期待値とするＬＳＩ検証において、任意の動作記述中のタイミングで被試験ＬＳＩとシミュレータの動作を中断させ、被試験ＬＳＩの出力を期待値と比較してＬＳＩの良否を判定する。 - 特許庁

The clock base simulator 8 captures the clock base description and operation synthesis information to execute a clock base simulation and compute power consumption factors of storage elements from both clock base description and operation synthesis information.例文帳に追加

クロックベースシミュレーション装置８は、クロックベース記述と動作合成情報を入力し、クロックベースシミュレーションを実行すると共に、クロックベース記述と動作合成情報の双方に基づいて記憶素子の消費電力因子を計算する。 - 特許庁

Codes described in the asynchronous circuit design language are converted to the hardware description language for synchronous circuit design, whereby function verifications in circuit design can be performed by a simulator on the market for synchronous circuits.例文帳に追加

非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。 - 特許庁

To generate an order machine model usable by a multipurpose logical simulator, etc., from brief specification description in hardware to execute a plurality of transactions in parallel like a pipeline.例文帳に追加

複数のトランザクションをパイプライン的に並行して実行するハードウェアにおいて、汎用の論理シミュレータ等で利用可能な順序機械モデルを簡潔な仕様記述から生成すること。 - 特許庁

To provide a simulator capable of avoiding an abnormal state of simulation operation even if a circuit description to be simulated has a defect.例文帳に追加

シミュレーション対象の回路記述に不具合があっても、シミュレーション動作が異常状態に陥ることを回避することのできるシミュレータを提供する。 - 特許庁

To provide a function verification device capable of verifying with ease and high accuracy interrupts to a model designed using a hardware description language, a test bench, a simulator program, and a storage medium.例文帳に追加

ハードウェア記述言語により設計されたモデルに対する割り込みの検証を容易かつ高精度に行うことができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。 - 特許庁

The plurality of functions are described in a language in which a register is a variable as a clock level simulator 8 that is a clock level description.例文帳に追加

アルゴリズム記述３の複数機能を単位クロックの中で動作が可能である部分機能に分解し、その複数機能を回復するためにその部分機能を組み立てる。 - 特許庁

An LSI design apparatus 10 is used together with a simulator 20 that executes simulation of an operation description 91 in which the operation of an LSI is written in order of processing, and a high-level synthesizer 30 that executes binding processing to assign variables in the operation description 91 to registers to generate a register transfer level description 95 on the basis of the binding result 94.例文帳に追加

ＬＳＩの動作が処理順序に沿って記述された動作記述９１のシミュレーションを実行するシミュレータ２０と、動作記述９１中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果９４に基づいてレジスタ転送レベル記述９５を生成する高位合成装置３０と、ともに用いられるＬＳＩの設計装置１０。 - 特許庁

With selecting a machine description, it is made possible to generate an instruction simulator of a real specification model (first model) of a target processor and an instruction simulator of a model (second model) having a difference between the target processor and a part of an architecture of an instruction (step S3, S4).例文帳に追加

マシンディスクリプションを選択することで、ターゲットプロセッサの実仕様のモデル（第１のモデル）のインストラクションシミュレータや、当該ターゲットプロセッサとインストラクションのアーキテクチャの一部が異なるモデル（第２のモデル）のインストラクションシミュレータを生成できるようにした（ステップＳ３、Ｓ４）。 - 特許庁

Therefore, for instance, when verifying the operations of the program codes sequentially, with selecting a machine description of the second model, it becomes possible to generate the instruction simulator concerned (of the second model) for the verification when sequentially verifying the operations of the program codes, and as a result, it becomes possible to reduce the time and labor necessary for generating the instruction simulator.例文帳に追加

そのため、例えば、プログラムコードの動作を逐次的に検証するときに、第２のモデルのマシンディスクリプションを選択することで、当該検証用の（第２のモデルの）インストラクションシミュレータを生成することができ、その結果、インストラクションシミュレータの生成にかかる手間を軽減することができる。 - 特許庁

A pipeline simulator and a verification program are generated according to the pipeline specifications which are described so that a computer can understand them and then the pipeline operation is verified on the basis of the result of simulation of RTL description that is carried out according to the verification program and the RTL description and also on the basis of the result of pipeline simulation that is carried out according to the verification program and the pipeline simulator.例文帳に追加

この発明は、計算機が解釈可能に記述されたパイプライン仕様に基づいて、パイプラインシミュレータ、検証プログラムを生成し、検証プログラムとＲＴＬ記述に基づいて実行されたＲＴＬ記述のシミュレーションの結果と、検証プログラムとパイプラインシミュレータに基づいて実行されたパイプラインシミュレーションの結果に基づいてパイプライン動作を検証するように構成される。 - 特許庁

A SPICE description output section 6 sets up the format of simulator input data generated by the PWL function table generation section 5 to output to a SPICE file 25 based on the format type memorized by the signal setups condition management section 2.例文帳に追加

ＳＰＩＣＥ記述出力部６は、信号設定条件管理部２の記憶した書式タイプに基づいて、ＰＷＬ関数テーブル生成部５の生成したシミュレータ入力用データの書式を設定してＳＰＩＣＥファイル２５に出力する。 - 特許庁

With regard to circuit description data which are entered into a circuit simulator for simulating degradation of the drain current or threshold current, a variable voltage source 1 which outputs a voltage of threshold voltage degradation (ΔVth) is added between a gate electrode of a MOS transistor 2 prior to hot-carrier degradation and a connection point connected to the gate electrode for simulating characteristics after the degradation.例文帳に追加

ドレイン電流劣化およびしきい値電流劣化をシミュレートするため回路シミュレータに入力する回路記述データにおいて、ホットキャリア劣化前のＭＯＳトランジスタのゲート電極とゲート電極に接続された接続点の間に、しきい値電圧劣化ΔＶｔｈの電圧を出力する可変電圧源を追加することで劣化後の特性をシミュレートする。 - 特許庁

To solve the trouble in a hardware/software cooperation simulation performed in one process that when a compiled code directly executable on a machine executing the simulation is used as a method for realizing the hardware-side simulation, a simulator of software that is a part of the same application is also stopped if the simulation of the hardware is stopped in the middle to debug hardware description, and information necessary for debugging the software cannot be acquired.例文帳に追加

一つのプロセスで行うハードウェア・ソフトウェア協調シミュレーションにおいて、ハードウェア側のシミュレーションの実現方法としてシミュレーションを実行するマシン上で直接実行可能なコンパイル済みのコードを用いる場合、ハードウェア記述をデバッグするためにハードウェアのシミュレーションを途中で停止したとき、同じアプリケーションの一部となっているソフトウェアのシミュレータも停止してしまい、ソフトウェアのデバッグに必要な情報を取得できなくなる。 - 特許庁