「エンファシス回路」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ＦＭステレオ受信機のディエンファシス切替回路例文帳に追加

DE-EMPHASIZING SWITCH CIRCUIT FOR FM STEREO RECEIVER - 特許庁

デエンファシス機能を有する出力バッファ回路例文帳に追加

OUTPUT BUFFER CIRCUIT HAVING DE-EMPHASIS FUNCTION - 特許庁

出力エンファシス調整方法及びその回路例文帳に追加

OUTPUT EMPHASIS ADJUSTING METHOD, AND ITS CIRCUIT - 特許庁

プリ・エンファシス検出回路５はオーディオ信号源Ｓからエンファシス検出符号ｉを検出して、プリ・エンファシスの有無および種類を検出信号ｊで出力し、デ・エンファシス回路はリレー回路６の動作によってデ・エンファシスの有無および種類を切り替える。例文帳に追加

A pre-emphasis detection circuit 5 detects an emphasis detection code i from an audio signal source S and outputs the presence/absence and the kind of pre-emphasis by detection signals j and the de-emphasis circuit switches the presence/absence and the kind of the de-emphasis by an operation of a relay circuit 6. - 特許庁

プリエンファシスまたはディエンファシスのためのドライバの追加がなくても、プリエンファシスまたはディエンファシス動作を行えるデータ出力回路を提供すること。例文帳に追加

To provide a data output circuit which can perform a pre-emphasis or de-emphasis operation without any addition of a pre-emphasis or de-emphasis driver. - 特許庁

プリエンファシス回路及びこれを備えた差動電流信号伝送システム例文帳に追加

PRE-EMPHASIS CIRCUIT AND DIFFERENTIAL CURRENT SIGNAL TRANSMISSION SYSTEM - 特許庁

１ビット信号スイッチング増幅装置において効果的にデ・エンファシスを行うことができるデ・エンファシス回路を提供する。例文帳に追加

To provide a de-emphasis circuit capable of effectively performing de-emphasis in a 1-bit signal switching amplifier. - 特許庁

プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路例文帳に追加

PRE-EMPHASIS AUTOMATIC ADJUSTMENT SYSTEM, ADJUSTMENT METHOD THEREOF, AND EMPHASIS SETTING SIGNAL GENERATING CIRCUIT - 特許庁

矩形波の入力信号のエッジ部にエンファシス効果を加えることで、減衰される信号が補償可能なエンファシス回路を提供すること。例文帳に追加

To provide an emphasis circuit capable of compensating an attenuated signal by adding an emphasis effect to an edge portion of an input signal of a square wave. - 特許庁

送信プリエンファシス出力回路３は、送信プリエンファシス量決定回路４の出力信号によりプリエンファシス量を制御している。例文帳に追加

The transmission pre-emphasis output circuit 3 controls a pre-emphasis amount in accordance with the output signal of the transmission pre-emphasis amount determination circuit 4. - 特許庁

プリエンファシス機能を有する出力回路において、デエンファシス時における差動出力信号のコモンモード電圧のプリエンファシス時のコモンモード電圧からの変動を抑制する。例文帳に追加

To suppress variation of a common mode voltage of a differential output signal in de-emphasis from that in pre-emphasis, in an output circuit including a pre-emphasis function. - 特許庁

プリエンファシスと非プリエンファシスの２状態のデータを出力する送信回路において、データ変化点の波形のエッジに起因する電源変動、及びプリエンファシスと非プリエンファシスに起因する電源変動を抑制する。例文帳に追加

To reduce a power fluctuation caused by an edge of a waveform at a data change point, and a power fluctuation caused by preemphasis and non-preemphasis, in a transmission circuit which outputs data in two states, i.e., a preemphasis state and a non-preemphasis state. - 特許庁

フィルタ回路５０は、たとえばプリエンファシス回路やローパスフィルタを含む。例文帳に追加

The filter circuit 50 includes a pre-emphasis circuit or a low-pass filter, for example. - 特許庁

消費電流の削減、回路規模の削減、高速動作を可能とするプリエンファシス回路の提供。例文帳に追加

To provide a pre-emphasis circuit capable of reducing current consumption, reducing the circuit scale and operating at high speed. - 特許庁

ディジタル信号をプリエンファシス伝送路経由で送信するための出力バッファ回路例文帳に追加

OUTPUT BUFFER CIRCUIT FOR TRANSMITTING DIGITAL SIGNAL THROUGH PRE-EMPHASIS TRANSMISSION LINE - 特許庁

簡単で、且つ、特性ばらつきの少ない回路で、所望のプリエンファシス特性を得る。例文帳に追加

To acquire desired pre-emphasis characteristics using a simple circuit that has a small characteristic fluctuation. - 特許庁

本発明はＬ信号及びＲ信号を取り出す第１電流ミラー回路３０と第２電流ミラー回路３５に２つのディエンファシス定数を有する第１及びディエンファシス回路４０、４５を接続し、制御トランジスタ５０、５１、５２にて前記第１及び第２ディエンファシス回路４０、４５の出力インピーダンスを変え、ディエンファシス定数を変える。例文帳に追加

By connecting a first current Miller circuit 30 and a second current Miller circuit 35 that take out L signals or R signals with a de-emphasis circuit 40 and a second de-emphasis circuit 45 having two de-emphasis constants, the output impedances of the first and second de-emphasis circuits 40 and 45 are changed in control transistors 50, 51 and 52 to change their de-emphasis constants. - 特許庁

プリエンファシス機能を有し、ジッタを低減する出力バッファ回路の提供。例文帳に追加

To provide an output buffer circuit having a pre-emphasis function to reduce the jitter. - 特許庁

再生アナログ信号処理でノンリニアディエンファシスを行わずに、Ａ／Ｄ変換回路１５を追加して、デジタル信号処理でノンリニアディエンファシス回路１６を実現することにより、記録のデジタル信号処理型ノンリニアエンファシス回路３と全く逆特性のノンリニアディエンファシスを構成することができ、正確な波形再現の特性を持つ磁気記録再生装置が得られる。例文帳に追加

A nonlinear deemphasis that is a completely opposite characteristic from a recording digital signal processing type nonlinear emphasis circuit 3 can be constructed and the magnetic recording and reproducing device having the accurate waveform reproduction characteristic can be obtained by adding an A/D conversion circuit 15 and realizing a nonlinear deemphasis circuit 16 with digital signal processing without performing a nonlinear deemphasis with reproduction analog signal processing. - 特許庁

伝送線路に論理信号を送信する出力バッファ回路であって、送信プリエンファシス出力回路３と、送信プリエンファシス量決定回路４を有する。例文帳に追加

An output buffer circuit which transmits a logic signal to a transmission line includes a transmission pre-emphasis output circuit 3 and a transmission pre-emphasis amount determination circuit 4. - 特許庁

矩形波信号の減衰減衰を補償するためにエンファシス信号を前記矩形波に加えるエンファシス回路において、前記エンファシス信号の加えられた矩形波信号は、立上がりエッジ後所定の立下がり時間の経過後および立下がりエッジ後所定の立上がり時間の経過後には前記矩形波信号の元の電圧レベルを保つ波形を有することを特徴とするエンファシス回路。例文帳に追加

In the emphasis circuit for adding the emphasis signal for compensating the attenuation of the square wave signal to the square wave, the square wave signal added the emphasis signal has a waveform for maintaining an original voltage level of the square wave signal after a lapse of predetermined falling time following a rising edge, or after a lapse of predetermined rising time following a falling edge. - 特許庁

半導体集積回路の電流出力バッファ回路の電流を増加させずに、または、少ない電流増加量で、伝送信号のエンファシスあるいはディエンファシスを実現する。例文帳に追加

To achieve an emphasis or deemphasis of a transmission signal without increasing a current of a current output buffer circuit of a semiconductor integrated circuit or with a few current increase amount. - 特許庁

複雑な遅延回路を用いずにプリエンファシスの信号を生成し、また、プリエンファシスの強度を変化させても、出力のコモンモードレベルが変化しない出力回路を提供する。例文帳に追加

To provide an output circuit capable of generating a preemphasis signal without using a complicated delay circuit and preventing the common mode level of an output from being changed even if the strength of the preemphasis signal is changed. - 特許庁

さらに送信回路２の後段にプリエンファシス回路、受信回路３の前段にイコライザ回路を備え、被挿入回路４とスイッチ５とをプリエンファシス回路の出力側とイコライザ回路の入力側との間に接続する。例文帳に追加

The circuit is also equipped with a pre-emphasis circuit on the subsequent stage of the transmission circuit 2 and an equalizer circuit on the preceding stage of the reception circuit 3, and the circuit 4 to be inserted and the switch 5 are connected between the output side of the pre-emphasis circuit and the input side of the equalizer circuit. - 特許庁

また、イコライザ回路６としてプリエンファシス回路６’を使用して自動的に変調度を制御するので、外部からの切替信号が不要である。例文帳に追加

Furthermore, since a pre-emphasis circuit 6' is employed for the equalizer circuit 6 to automatically control the modulation factor, no switching signal is required from the outside. - 特許庁

フィルタ回路５０の少なくとも一部、すなわちローパスフィルタあるいはプリエンファシス回路を、スイッチドキャパシタフィルタで構成する。例文帳に追加

At least part of the filter circuit 50, namely, the low-pass filter or the pre-emphasis circuit is constituted of a switched capacitor filter. - 特許庁

フィルタ調節回路１６は、リミッタ回路１４においてリミット動作が発生すると、プリエンファシスフィルタ１２の周波数特性を変化させる。例文帳に追加

When a limit operation is generated in the limiter circuit 14, a filter adjusting circuit 16 changes frequency characteristics of the pre-emphasis filter 12. - 特許庁

プリエンファシス機能を有する出力バッファ回路の、調整可能なプリエンファシス量を調整して、実使用状態の擬似的な伝送損失を実現して、ＬＳＩ単体または短い配線を接続した状態で、受信回路の性能テストを実施する出力バッファ回路を提供する。例文帳に追加

To provide an output buffer circuit which implements the performance test of a receiving circuit in a state where a single LSI unit or short wiring is connected, by achieving the pseudo transmission loss of a practical use state by adjusting an adjustable pre-emphasis amount of the output buffer circuit including a pre-emphasis function. - 特許庁

プリエンファシス機能を有する出力バッファ回路の出力インピーダンスを、調整可能なプリエンファシス量とプリエンファシスタップ数、及び動作タイミングに依らず一定で、伝送線路の特性インピーダンスと整合して出力バッファの出力端子で再反射することなく、高速動作可能な出力バッファ回路を提供する。例文帳に追加

To provide an output buffer circuit capable of high-speed operation where an output impedance of the output buffer circuit having a pre-emphasis function is constant without depending on an adjustable amount of pre-emphasis and a number of pre-emphasis taps and operation timing, and matches with a characteristic impedance of a transmission line, and does not cause re-reflection at an output terminal of the output buffer. - 特許庁

プリエンファシス機能を有する出力バッファ回路の出力インピーダンスを、調整可能なプリエンファシス量とプリエンファシスタップ数、及び動作タイミングに依らず一定で、伝送線路の特性インピーダンスと整合して出力バッファの出力端子で再反射することなく、高速動作可能な出力バッファ回路を提供する。例文帳に追加

To provide an output buffer circuit with a pre-emphasis function which is operated at high speed by making an output impedance constant independently of an adjustable pre-emphasis amount, the number of pre-emphasis taps and operating timing, and the output impedance match the characteristic impedance of a transmission line without causing re-reflection in the output terminal of an output buffer. - 特許庁

リミッタ回路１４は、プリエンファシスフィルタ１２の出力信号が所定の上限レベルに達したことを検出する。例文帳に追加

A limiter circuit 14 detects that the output signal of the pre-emphasis filter 12 reaches a predetermined upper limit level. - 特許庁

プリエンファシス回路１１１は、駆動信号の立ち上がり部分および立ち下がり部分を対称に強調する。例文帳に追加

A preemphasis circuit 111 symmetrically emphasizes a rising part and a falling part of the driving signal. - 特許庁

受信信号を復調するステレオ復調回路１４の後段に接続される、ハイカットコントロール機能とディエンファシス機能を併せ持つＨＣＣディエンファシス回路１５の時定数を受信レベルに基づいて可変させるようにした。例文帳に追加

An HCC (high-cut control) deemphasis circuit 15, which is connected to the following stage of a stereo demodulation circuit 14 for demodulating a reception signal and has a high-cut control function and a deemphasis function, is made to vary in the time constant on the basis of the reception level. - 特許庁

バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。例文帳に追加

The output buffer circuit includes selector circuits 1-3 in the pre-stage of the buffer, and is capable of selecting, by the selector logic, signals input into the buffer and inverts the data signal in the inverter, and adjusts the amount of pre-emphasis and the number of pre-emphasis taps by the select signal of the selector logic. - 特許庁

そして、その信号変換部１０の電流／電圧変換部１２に信号の高域成分を減少させるデエンファシス機能を持たせ、増幅部２０のに電気信号の高域成分を増加するとともに、制御信号Ｓｃによって利得を可変するためのエンファシス回路２３を設ける。例文帳に追加

Then, a current/voltage converting part 12 of the signal converting part 10 has a de-emphasis function for decreasing high frequency components in a signal, and the amplifier part 20 is equipped with an emphasis circuit 23 for increasing the high frequency components in an electric signal and varying the gain by the control signal Sc. - 特許庁

バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。例文帳に追加

Selector circuits 1 to 3 are provided to the pre-stage of the buffer, and each inverter can select a signal input to the buffer on the basis of selector logic, inverts a data signal, and the pre-emphasis amount and the number of pre-emphasis taps are adjusted by the select signal of the selector logic. - 特許庁

１ビットアンプ１に、ΔΣ変調１ビット変換回路２で生成された１ビット信号ｆがスイッチング増幅回路３で振幅増幅されてスイッチング信号ｇとして出力されてから、復調回路４による再生信号駆動機器Ｋへの再生信号ｈの出力までの間の信号、ここでは復調回路４の信号にデ・エンファシスを行うようにデ・エンファシス回路を設ける。例文帳に追加

A 1-bit amplifier 1 is provided with the de-emphasis circuit so as to de-emphasize signals after 1-bit signals f generated in a ΔΣ modulation 1-bit conversion circuit 2 are amplitude-amplified in a switching amplifier circuit 3 and outputted as switching signals g until reproducing signals h are outputted to reproducing signal driving equipment K by a demodulation circuit 4, the signals of the demodulation circuit 4 in this case. - 特許庁

Ｓ−ＶＨＳ信号記録時のサブエンファシス回路を通過させた信号に対して正確な同期分離を行うことができる信号処理回路の提供。例文帳に追加

To provide the signal processing circuit which can perform accurate synchronizing separation of a signal passed through a sub-emphasis circuit at S-VHS signal recording. - 特許庁

高速シリアル伝送で使用するデエンファシスを備えた出力回路において、出力振幅で発生するコモンモード電位の変動を抑制する回路を提供する。例文帳に追加

To provide a circuit which suppresses variation of common mode potential to be caused with output amplitude in an output circuit with de-emphasis to be used in high speed serial transmission. - 特許庁

従来のカレントモード出力ドライバ回路と比べてより消費電力の少ない、プリエンファシス機能を有する出力ドライバ回路を提供する。例文帳に追加

To provide an output driver circuit which is reduced in power consumption compared with a conventional current mode output driver circuit and includes a pre-emphasis function. - 特許庁

マイクロホンの微弱信号がバンドパスフィルタ（ＢＰＦ）やプリエンファシス回路を通過する際のＳ／Ｎ劣化を低減したＦＭ変調回路を提供する。例文帳に追加

To provide an FM (frequency modulation) modulation circuit whose degradation in S/N (signal to noise ratio) is reduced when the feeble signal of microphone is passed through a bandpass filter (BPF) or a pre-emphasis circuit. - 特許庁

多重差動伝送システムにおいて、信号送信機１０は差動ドライバ回路１１〜１３とプリエンファシス差動ドライバ回路１４〜１６とを備える。例文帳に追加

In a multiple differential transmission system, a signal transmitter 10 includes differential driver circuits 11 to 13 and pre-emphasis differential driver circuits 14 to 16. - 特許庁

高速かつ長距離の差動の信号伝送を行うネットワーク装置において、受信信号を増幅する差動アンプのオフセット、差動伝送線路の特性に起因するオフセットの補正、出力プリエンファシス回路のプリエンファシス量などの最適条件を選択するトレーニングを提供する。例文帳に追加

To provide a training for correcting an offset of a differential amplifier amplifying a reception signal and an offset due to characteristics of a differential transmission line and also selecting the optimum conditions of a preemphasis amount etc., of an output preemphasis circuit for a network device performing high-speed and long-distance differential signal transmission. - 特許庁

消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。例文帳に追加

To provide an output buffer circuit, a differential output buffer circuit, an adjustment circuit, an output buffer circuit with adjustment function and a transmission method, capable of improving resolution of a pre-emphasis amount without increasing power consumption and circuit area. - 特許庁

送信側で強調された信号の周波数成分を受信側で復調後に元に戻すディエンファシス回路を備える受信機において、プリント基板面積やコストが増大することを抑える。例文帳に追加

To suppress increase in the area of a printed circuit board or cost in a deemphasis circuit, in which frequency components of a signal emphasized in a transmitter side are restored, after demodulation on a receiver side. - 特許庁