「シュモード」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

半導体記憶装置は、複数のワード線と、複数のビット線と、複数のメモリセルとを含むメモリブロックと、テスト信号に基づいて制御される遅延速度調整回路が付加された発振回路と、リフレッシュモード時、発振回路の出力に基づいて複数のメモリセルを順次アクセスするアクセス制御回路と、を備える。例文帳に追加

The semiconductor memory device is equipped with: a memory block including a plurality of word lines, a plurality of bit lines and a plurality of memory cells; an oscillation circuit with a delay speed adjustment circuit to be controlled based on a test signal added thereto; and an access control circuit for sequentially accessing the plurality of memory cells based on an output of the oscillation circuit in refresh mode. - 特許庁

本発明のメモリは、オートリフレッシュモードが設定された後、オートリフレッシュ命令の入力に応答してオートリフレッシュイネーブル信号を発生するように構成された段階と、そしてオートリフレッシュイネーブル信号に応答してオートリフレッシュ動作を実行するように構成されたメモリコアと、を含む。例文帳に追加

The memory includes a step configured so as to generate an auto-refreshing enable signal in response to the inputted auto-refreshing instruction after the auto-refreshing mode is set up, and a memory core configured so as to carry out auto-refreshing in response to the auto-refreshing enable signal. - 特許庁

次に、記憶部３５に格納された複数の環境補正テーブルから、制御部３２により確認された解像度及び階調性に応じて何れかの環境補正テーブルが選択され、温湿度センサ３４により検知された機外温度及び湿度を用いてリフレッシュモードの基準実行時間が決定される。例文帳に追加

Next, any environment correction table is selected from a plurality of environment correction tables stored in the storage part 35 in accordance with the resolution and gradation confirmed by the control part 32, and reference performance time of the refresh mode is decided by using temperature and humidity outside the apparatus detected by a temperature and humidity sensor 34. - 特許庁

現像装置４内に蓄積された反転トナーを現像装置４内から像担持体１上に現像し、像担持体１上に現像された反転トナー像を、通常とは逆の極性の転写バイアスを印加することで像担持体上から被転写材７１に転写させるリフレッシュモードを、必要に応じて動作させる。例文帳に追加

A refresh mode is performed, if necessary, which develops the reversed toner accumulated in the developing device 4, on the image carrier 1 from the developing device 4, and which transfers the reversed toner image developed on the image carrier 1, to a transferred member 71 from the image carrier by applying a transfer bias having the polarity reverse to the normal. - 特許庁

ＤＲＡＭ１０は、パワーダウンモードにメモリセルを含むメモリコアに電源を供給する内部回路の制御と、メモリコアに対するリフレッシュの制御を組み合わせた「スリープモード」、「リフレッシュ停止モード（Ｎａｐモード）」、「部分セルフリフレッシュモード（Ｓ−Ｒｅｆモード）」を備え、これらモードをプログラムモードＰｒｏ，ＰＥにおいて選択する。例文帳に追加

A DRAM 10 is provided with a sleep mode in which control of an internal circuit supplying a power source to a memory core including a memory cell and control of refreshing for a memory core are combined to a power down mode, ad refresh-stop mode (Nap mode), and a partial self-refresh mode (S-Ref mode), these modes are selected in a program mode Pro, PE. - 特許庁

最低階調値または最高階調値の近傍の所定の階調値において、液晶３２に一方の極性側の電圧が印加されるようにソース電圧Ｖｓを印加する表示モードと、液晶３２に印加される電圧が正極側と負極側とに対称に極性反転するようにしたソース電圧Ｖｓを印加するリフレッシュモードとを切り換える。例文帳に追加

A display mode of applying a source voltage Vs so as to apply the voltage of one polarity side to liquid crystal 32 is switched to/from a refresh mode of applying the source voltage Vs so as to invert the polarity of the voltage applied to the liquid crystal 32 to the positive polarity side and the negative polarity side symmetrically at a prescribed gradation value near the lowest gradation value or the highest gradation value. - 特許庁

ＤＲＡＭコントローラ１１５は、ＤＲＡＭ２１２のリフレッシュモードを解除するときに、終端電圧供給手段２０９に電源の供給を開始させ、終端電圧供給手段２０９が電源供給を開始してから、ＤＲＡＭ２１２がリフレッシュ解除状態となるまで、ＤＲＡＭ２１２に対するアクセスを待たせる。例文帳に追加

When a refresh mode of the DRAM 212 is released, the DRAM controller 115 makes the terminal voltage supply means 209 start for supplying the power source, and the controller 115 makes the means 209 wait to access the DRAM 212, from the start of power source supply by the terminal voltage supply means 209 to the release state of refresh. - 特許庁

ＳＤＲＡＭコントローラ１４は、省電力モードに移行するときには、ＳＤＲＡＭコントローラ内に設定されている情報をＳＤＲＡＭ１６に記憶した後にＳＤＲＡＭをセルフリフレッシュモードに移行させると共に、省エネ復帰認識回路１８に省電力モードを示す情報を記憶した後に電力が遮断される。例文帳に追加

When shifting to a power saving mode, an SDRAM controller 14 stores information set in the SDRAM controller in an SDRAM 16, and shifts the SDRAM to a self-refresh mode, and stores information showing the power saving mode in an energy saving recovery recognizing circuit 18, and a power is interrupted. - 特許庁

一例としてＤＤＲＳＤＲＡＭやＳＤＲＳＤＲＡＭやＤＤＲ２ＳＤＲＡＭなどのセルフリフレッシュモードでは外部供給クロックは参照されなくなるのを利用し、周波数を安全に低減して消費電力を抑え、かつ低消費電力モードと通常高パフォーマンスモードとの間を安全に遷移できるようにする。例文帳に追加

To safely reduce the frequency to restrain power consumption by using the fact that an external feed clock is not referred to in a self-refreshing mode of, for example, a SDRSDRAM, DDRSDRAM, DDR2SDRAM or the like; and to safely transit between a low-power consumption mode and a normal high-performance mode. - 特許庁

フラッシュケースがダウンしている状態で、操作者によりフラッシュの使用が指定された場合、ダウンの状態にあるフラッシュケースを操作者が手動で強制的にアップさせ始めた場合、オートフラッシュモードにおいて測光スイッチがオンし、シャッターケースがダウンしている場合、フラッシュアップ許可フラグに「１」をセットする（Ｓ２１０）。例文帳に追加

When an operator designates to use the flash in a state where the flash case pops down and when the operator starts to make the flash case in a pop down state forcibly manually pop up, a photometry switch is turned on in an automatic flash mode, and "1" is set to a flash up permitting flag (S210) when the shutter case pops down. - 特許庁

水又は湯の浄化装置３において、シーケンシャルコントロールやプロセスコントロールによって水系循環部のみを殺菌するフラッシュモード処理、装置全体の殺菌モード処理又は静菌モード処理、あるいは滅菌、洗浄後にさらに薬剤を含まないすすぎ工程を追加したクリーニングモードを設けたことを特徴とする。例文帳に追加

In the clarifying apparatus 3 of water or hot water, flash mode treatment for sterilizing only a water system circulation section by sequential control or process control, sterilization mode treatment or bacteriostasis mode treatment of the whole apparatus or cleaning mode treatment in which a rinsing process using no medicament is further added after sterilization and washing is provided. - 特許庁

ＤＲＡＭコントローラ２０８の省電力制御回路２１３は、ＤＲＡＭ１０１がリフレッシュモードに移行させるべき条件が成立したと判定した場合、ＤＲＡＭコントローラ２０８がＤＲＡＭバス１１５を構成する各データ信号線へ出力する信号の状態をＬｏｗレベルに固定するとともに、ＴＶ電源１０６によるＤＲＡＭバス１１５を構成する各データ信号線への基準電圧の供給を停止するように制御する構成を特徴とする。例文帳に追加

When determining that conditions of shifting a DRAM 101 to a refresh mode are established, a power saving control circuit 213 of a DRAM controller 208 fixes the state of a signal output to each of data signal lines configuring a DRAM bus 115 to a Low level, and stops the supply of a reference voltage to each of the data signal lines configuring the DRAM bus 115 by a TV power source 106. - 特許庁