「乗算」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

乗算器及びそれを搭載した集積回路装置例文帳に追加

MULTIPLIER AND INTEGRATED CIRCUIT DEVICE HAVING THE SAME - 特許庁

ガロア体乗算器およびガロア体除算器例文帳に追加

GALOIS FIELD MULTIPLIER AND GALOIS FIELD DIVIDER - 特許庁

定数乗算方法及び当該方法を用いた装置例文帳に追加

CONSTANT MULTIPLICATION METHOD AND DEVICE USING THE METHOD - 特許庁

受信信号ウエイト乗算部は、重み付け値と受信信号とを乗算し、送信信号ウエイト乗算部は、重み付け値と複数のアンテナ素子と同数に分岐した送信信号とを乗算する。例文帳に追加

A received signal weight multiplication part multiplies the weighting value and the received signal, whereas a transmission signal weight multiplication part multiplies the weighting value and a transmission signal branched into the same number as that of a plurality of antenna elements. - 特許庁

符号付き整数乗算方法及び装置例文帳に追加

METHOD AND DEVICE FOR MULTIPLICATION OF INTEGER WITH SIGN - 特許庁

大きな整数の乗算処理速度を向上させること。例文帳に追加

To improve a processing speed of multiplication of large integers. - 特許庁

乗算方法、処理装置および演算器例文帳に追加

MULTIPLICATION METHOD, PROCESSOR, AND ARITHMETIC UNIT - 特許庁

モンゴメリ乗算におけるＳＩＭＤ命令の使用例文帳に追加

UTILIZING SIMD INSTRUCTION WITHIN MONTGOMERY MULTIPLICATION - 特許庁

乗算剰余演算方法及び演算装置例文帳に追加

MULTIPLICATION REMAINDER OPERATION METHOD AND ARITHMETIC UNIT - 特許庁

モジュラ乗算のためのシステム及び方法例文帳に追加

SYSTEM AND METHOD FOR MODULA MULTIPLICATION - 特許庁

符号乗算処理を実行する方法及び装置例文帳に追加

METHOD AND SYSTEM FOR EXECUTING CODE MULTIPLICATION PROCESSING - 特許庁

秘密計算システムは、データ取得手段、乱数共有手段、第１乗算結果分散手段、乗算結果加算手段、第２乗算結果分散手段、乗算確認手段を備える。例文帳に追加

A secret computation system comprises data acquisition means, random number sharing means, first multiplication result dispersion means, multiplication result addition means, second multiplication result dispersion means and multiplication determination means. - 特許庁

処理コアの操作方法および乗算実行方法例文帳に追加

OPERATING METHOD FOR PROCESSING CORE AND MULTIPLICATION EXECUTING METHOD - 特許庁

データ乗算方法および計算装置例文帳に追加

DATA MULTIPLICATION METHOD AND CALCULATION DEVICE - 特許庁

ウエイト更新部１２は、第１の乗算器３１と、第１の加算器３２と、リミッタ３３と、第２の乗算器３４と、複素乗算器３５と、第３の乗算器３６と、第２の加算器３７と、遅延器３８とを有する。例文帳に追加

The weight renewal portion 12 has a first multiplier 31, a first adder 32, a limiter 33, a second multiplier 34, a complex multiplier 35, a third multiplier 36, a second adder 37, and a delay unit 38. - 特許庁

このため、入力データと隣接するフィルタ係数の差分との乗算を行う２以上のフィルタ乗算ユニット１０ａ〜１０ｄと、隣接するフィルタ乗算ユニットの乗算結果を加算する加算器２３とを備える。例文帳に追加

For this purpose, this filter computing unit 1 is provided with two or more filter multiplication units 10a to 10d for multiplying the input data by the difference of adjacent filter coefficients; and an adder 23 for adding the multiplication results of the adjacent filter multiplication units. - 特許庁

乗算器及びこれを用いる無線通信装置例文帳に追加

MULTIPLIER AND WIRELESS COMMUNICATION APPARATUS - 特許庁

さらにこれらの各パラメータが乗算器７に供給され、この乗算器７で互いに掛け合わされた乗算値がフィルターリミッター回路８に供給されて乗算値が所定の範囲に制限される。例文帳に追加

The product from the multiplier 7 is fed a filter limiter circuit 8, which limits the product to be a prescribed range. - 特許庁

帯域幅要件が軽減された行列乗算例文帳に追加

MATRIX MULTIPLICATION WITH REDUCED BANDWIDTH REQUIREMENTS - 特許庁

フィルタ処理装置、乗算器及び動き補償処理装置例文帳に追加

FILTER PROCESSOR, MULTIPLIER AND MOTION COMPENSATION PROCESSOR - 特許庁

乗算器１１は、ＬＵＴ１０１から出力された部分を、前置歪み補償処理前の送信信号Ｓ（ｔ）に乗算し、ＨＰＡ１４は、乗算器１１により乗算して得られた信号を増幅し、増幅後の信号を出力する。例文帳に追加

A multiplier 11 multiplies the transmission signal S(t) before the predistortion compensation processing by the part output from the LUT 101, and an HPA 14 amplifies the signal obtained through the multiplication by the multiplier 11 and outputs the signal after amplification. - 特許庁

第１の乗算器４で自乗された自乗値を第１の積分器６で積分し、第２の乗算器５で乗算された乗算値を第２の積分器７で積分する。例文帳に追加

A 1st integration device 6 integrates the squared value by the 1st multiplier 4 and a 2nd integration device 7 integrates the product by the 2nd multiplier 5. - 特許庁

乗算剰余演算器及び情報処理装置例文帳に追加

MULTIPLICATION RESIDUES CALCULATING DEVICE AND INFORMATION PROCESSING DEVICE - 特許庁

例えば、１つの乗算器を乗算モードを実行するために使用し、別の２つの乗算器を２つの乗算モードを和を実行するために使用することができる。例文帳に追加

For example, one multiplier may be used to execute a multiplication mode while another two multipliers may be used in two multiplication modes to execute summing. - 特許庁

周波数乗算または分割方法および装置例文帳に追加

FREQUENCY MULTIPLICATION OR DIVISION METHOD AND DEVICE THEREFOR - 特許庁

定率乗算機能を塔載した販売管理装置例文帳に追加

SALES MANAGEMENT DEVICE MOUNTING CONSTANT RATE MULTIPLYING FUNCTION - 特許庁

ｎビットの乗数と被乗数との乗算に際して乗数ｎビットを複数個に分割し、複数回の乗算を行って最終的な乗算結果を出力する乗算装置に関し、ｎビットの乗数をＭ個に分割してＭ回の乗算によって最終的な乗算結果を出力する乗算装置のハードウエア量を削減する。例文帳に追加

To reduce the hardware quantity of a multiplication device which divides the multi plier of n-bits into M bits and outputs a final multiplication result by executing multiplication for M-times in a multiplication device which divides multiplier n-bits into plural pieces of bits at the time of multiplying the multiplier of n-bits and a multiplicand, executes multiplica tion plural times and outputs the final multiplication result. - 特許庁

係数群ｄａ１〜ｄａ３を入力せしめた場合における乗算器１〜３による乗算結果と係数群ｄｂ１〜ｄｂ３を入力せしめた場合における乗算器１〜３による乗算結果とを、加算器４〜７で、対応する乗算器同士加算する。例文帳に追加

Adders 4-7 sum outputs of the corresponding multipliers as to the result of multiplication by the multipliers 1-3 in the case of giving the coefficient groups da1-da3 to the multipliers 1-3 and in the case of giving the coefficient groups db1-db3 to the multipliers 1-3. - 特許庁

ピーク値検出部１１０は、入力データのピーク値を検出し、ゲイン設定部１２０は、このピーク値に応じて乗算部１３０の乗算値ｃ０を設定するとともに、乗算部１４０の乗算値ｃ１を乗算値ｃ０の逆数の値に設定する。例文帳に追加

A peak value detecting part 110 detects the peak value of the input data and corresponding to this peak value, a gain setting part 120 sets a multiplication value c0 of a multiplying part 130 and sets a multiplication value c1 of a multiplying part 140 to the inverse of the multiplication value c0. - 特許庁

互いに位相が直交する２つの入力信号Ｉ、Ｑを第１の乗算器２１と第２の乗算器２２に入力して所望位相の正接値ｔａｎαを乗算し、信号Ｉと第２の乗算器２２の出力とを加算し、信号Ｑから第１の乗算器２１の出力を減算する。例文帳に追加

Two input signals I and Q, whose phases cross orthogonally to each other, are inputted to a first multiplier 21 and a second multiplier 22 and multiplied by a tangent value tan α of a desired phase, the signal I is added to the output of the second multiplier 22, and an output of the first multiplier 21 is subtracted from the signal Q. - 特許庁

乗算部１１５で、希望波電力と希望波補正係数を乗算し、乗算部１１６で、干渉波電力と干渉波補正係数を乗算し、ＳＩＲ算出部１２１において、乗算結果から補正後希望波電力と補正後干渉波電力との比を求め、ｄＢ値に変換する。例文帳に追加

The desired wave power is multiplied by the desired wave compensation coefficient by a multiplication part 115, the interference wave power is multiplied by the interference wave compensation coefficient by a multiplication part 116, the ratio between the desired wave power after compensation and the interference wave power after compensation is calculated from multiplication results in a SIR (signal to interference ratio) calculation part 121 and converted into dB values. - 特許庁

複素平面状に配置された信号点に対して、送信サブキャリア数に応じた乗算係数を乗算する乗算器（６０２）と、前記乗算器により乗算された信号点に対して逆フーリエ変換する逆フーリエ変換器（１０３）とを有することを特徴とする送信装置が提供される。例文帳に追加

The transmitter is provided, comprising a multiplier (602) multiplying a signal point disposed in a complex-planar form by a multiplication factor according to the number of transmission sub carriers, and an inverse Fourier transformer (103) performing inverse Fourier transformation on the signal point multiplied by the multiplier. - 特許庁

信号検出装置１００にて、乗算器１０２が、受信信号が分配された第１分配信号と第１乗算信号とを乗算し、積分器１０４が、乗算器１０２にて得られた乗算結果を積分期間にて積分することにより第１相関値を算出する。例文帳に追加

In a signal detection device 100, a multiplier 102 multiplies a first distribution signal having a received signal distributed thereto and a first multiplication signal together, and an integrator 104 integrates, by an integration period, the multiplication result obtained by the multiplier 102 to calculate a first correlation value. - 特許庁

演算部（３１０）により剰余乗算の演算処理を再帰的に複数回繰り返してｗビットの剰余乗算の剰余と商から、２ｗビットの剰余乗算の商と剰余を計算するとき、先の剰余乗算の演算処理で求めたｗビットの剰余乗算の剰余と商を、次の剰余乗算の演算処理に振り分ける制御を制御部（３２０）が行う。例文帳に追加

When a quotient and a remainder of 2w-bit modular multiplication are calculated from a quotient and a remainder of w-bit modular multiplication by recursively repeating computation of modular multiplication in a plurality of times by a computation unit (310), a control unit (320) controls to distribute the remainder and the quotient of w-bit modular multiplication determined by the preceding computation of modular multiplication into the next computation of modular multiplication. - 特許庁

この検出信号に、乗算器３２Ｓでサイン波信号Ｓｓが乗算されたサイン乗算信号Ｍｓおよび乗算器３２Ｃでコサイン波信号Ｓｃが乗算されたコサイン乗算信号Ｍｃは、それぞれコンパレータ３３Ｓ，３３Ｃでサイン波信号Ｓｓの例えば２５６倍の周波数の鋸波と大小比較される。例文帳に追加

Sine multiplication signals Ms acquired by multiplying their detection signals by sine wave signals Ss at a multiplier 32S and cosine multiplication signals Mc acquired by multiplying the detection signals by cosine wave signals Sc at a multiplier 32C are each compared in magnitude with saw tooth waves of, for example, 256 times the frequency of the sine wave signals Ss at comparators 33S and 33C. - 特許庁

第１乗算処理手順１３で求められた乗算値と第２乗算処理手順１６で求められた乗算値を除算処理手順１７で除算し、得られた除算値は、第３乗算処理手順１８にて負荷端の静特性パラメータnp_r１９と乗算されて出力に補正された静特性パラメータnp_s２０を得る。例文帳に追加

The multiplied value obtained by the first multiplying procedure 13 and the multiplied value obtained by the second multiplying procedure 16 are divided by a dividing procedure 17, and the obtained divided value is multiplied by the static characteristic parameter npr 19 at load end by a third multiplying procedure 18 to obtain a corrected static characteristic parameter nps 20 as output. - 特許庁

任意の係数を乗算したディジタルデータをサンプル周期で出力する乗算器を含む乗算装置であって、ディジタルデータと１サンプル前の乗算出力とを加算して乗算器に供給する加算器３０４と、乗算器の出力を加算器３０４へ帰還させるスイッチ３０２とを備える。例文帳に追加

The multiplication device including a multiplier for outputting digital data obtained by multiplying the arbitrary coefficient at a sample period is provided with an adder 304 for adding the digital data to a multiplication of a previous sample and supplying the resultant data to the multiplier and a switch 302 for feeding back the output of the multiplier to the adder 304. - 特許庁

波形乗算部２１は、Ａ／Ｄ変換回路７からのウォブルサンプリングデータと参照波を乗算して同期検波値を得る。例文帳に追加

A waveform multiplication section 21 multiplies wobble sampling data from an A/D conversion circuit 7 by a reference wave to obtain a synchronous detection value. - 特許庁

乗算器ＭＵ０は、パターンビット値とセレクタＳ１から出力された画素値とを対応する位置毎に乗算する。例文帳に追加

A multiplier MU0 multiplies the pattern bit value and the pixel value outputted from the selector S1 in each the corresponding position. - 特許庁

乗算剰余テーブル算出部16は、数列Fkの各項をべき指数に含む乗算剰余テーブルM^Fkを算出する。例文帳に追加

A modular multiplication table calculation part 16 calculates a modular multiplication table M^Fk which includes respective terms of the progression Fk in an exponent. - 特許庁

乗算器１は、サンプリング色信号Ｃと正弦波信号ｃｏとを乗算し、第１復調信号Ｃｂ’を生成する。例文帳に追加

A multiplier 1 multiplies the sampling chrominance signal C with the sine wave signal co to produce a first demodulation signal Cb'. - 特許庁

これらを搬送波の同相成分および直交成分として、第１、第２のベースバンド信号Ｉ、Ｑとを２つの乗算回路14、15で乗算する。例文帳に追加

They are multiplied as the in-phase component and orthogonal component of a carrier by 1st and 2nd baseband signals I and Q in two multiplication circuits 14 and 15. - 特許庁

IFFT処理部１４は、RSレプリカ乗算部１２から供給された乗算結果に、IFFTの処理を適用することで、OFDMシンボル毎の相関値を求める。例文帳に追加

An IFFT processing unit 14 obtains a correlation value for each OFDM symbol by applying IFFT processing to multiplication results supplied from an RS replica multiplication unit 12. - 特許庁

符号拡張は、ブース乗算ツリーに符号ビットを適用することを含み、ブース乗算処理が符号拡張ステップの実行を可能にする。例文帳に追加

Sign extension includes applying a sign bit to a booth multiplication tree and enables booth multiplication processing to execute a sign extension step. - 特許庁

デジタル乗算法、これを用いた計算機、およびデジタル乗算法を用いたパイプラインアナログ／デジタル変換器例文帳に追加

DIGITAL MULTIPLICATION METHOD, COMPUTER USING THIS, AND PIPELINE ANALOGUE/DIGITAL CONVERTER USING DIGITAL MULTIPLICATION METHOD - 特許庁