「乗算」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

加算器１２４と係数乗算器１３２の各出力が同時に取り出される。例文帳に追加

Outputs from the adder 124 and the coefficient multiplier 132 are simultaneously extracted. - 特許庁

乗算器、データ処理装置及び論理記述データの記録媒体例文帳に追加

MULTIPLIER, DATA PROCESSOR, AND RECORDING MEDIUM FOR LOGIC DESCRIPTION DATA - 特許庁

各記憶手段から読出したＦ（ｘ）とＧ（ｙ２）を乗算１０６する。例文帳に追加

F (x) and G (y2) read from each storing means are multiplied 106. - 特許庁

乗算器２１は、アップダウンカウンタから出力をＮ倍する。例文帳に追加

A multiplier 21 multiplies N with an output from the up-down counter. - 特許庁

切替器１３は乗算器出力σ_11、σ_21、σ_12、σ_22を切り替える。例文帳に追加

A switch 13 changes over the multiplier outputs σ11, σ21, σ12 and σ22. - 特許庁

スカラー倍算の演算装置及びべき乗算の演算装置例文帳に追加

OPERATING DEVICE FOR SCALAR MULTIPLICATION AND OPERATING DEVICE FOR EXPONENTIATION - 特許庁

リミッタ２２ａ〜２２ｄは、それぞれ乗算機２１ａ〜２１ｄの出力を２値化する。例文帳に追加

Limiters 22a-22d binarize the outputs of the multipliers 21a-21d. - 特許庁

これは、補正データを乗算器（利得アンプ）部７に送ることにより行う。例文帳に追加

In this case, the correction data are transmitted to a multiplier (a gain amplifier) section 7. - 特許庁

ガロア体乗算回路およびガロア体逆元演算回路例文帳に追加

GALOIS FIELD MULTIPLYING CIRCUIT AND GALOIS FIELD INVERSE ELEMENT ARITHMETIC CIRCUIT - 特許庁

使用する乗算器よりビット幅の大きい被乗数データ及び乗数データの乗算を可能とするために追加される乗算器以外の構成を最小限に抑え、回路規模の小型化と動作速度の高速化が可能な乗算方法及び装置を提供する。例文帳に追加

To provide a method and a device for multiplication which can decrease the circuit scale and make the operation speed fast by minimizing the constitution other than a multiplier which is added so as to multiply multiplicand data having a larger bit width than the multiplier in use by multiplier data. - 特許庁

加算機２は、乗算機１−１〜１−Ｍの出力を合成する。例文帳に追加

Adder 2 combines the outputs from the multipliers 1-1 to 1-M. - 特許庁

さらにＴ度τに標準偏差σを乗算してＴ偏差を求める。例文帳に追加

Further, T deviation is calculated by multiplying the T degree τ by standard deviation σ. - 特許庁

こうして、振幅補正係数が更新され、複素乗算器に出力される。例文帳に追加

Thus an amplitude correction coefficient is updated and outputted to a complex multiplier. - 特許庁

平滑化後の評価係数が利得として受信信号に乗算される。例文帳に追加

The received signal is multiplied by a smoothed evaluation coefficient as a gain. - 特許庁

演算手段は、伝送路推定窓Ｓ２３と遅延プロファイルＳ２１とを乗算して乗算結果Ｓ２４を算出する乗算器２４と、乗算結果Ｓ２４に対してＦＦＴを行って伝送路推定結果Ｓ２５を求めるＦＦＴ部２５とを有している。例文帳に追加

The operation means includes a multiplier 24 for multiplying the transmission path estimation window S23 and the delay profile S21 to calculate a multiplication result S24; and an FFT part 25 for performing FFT, with respect to the multiplication result S24 to obtain a transmission path estimation result S25. - 特許庁

一方、＃１−ＯＣＣ部では、ｃ_１＝[＋１、−１]が乗算される。例文帳に追加

On the other hand, the #1-OCC section multiplies the r(n) by c_1 (=[+1, -1]). - 特許庁

乗算器１００〜１０３の各々が算出した２ｎビット乗算の部分積を用いて２ｎビット乗算の結果を算出し、当該２ｎビット乗算結果と、予め算出されている２ｎビット累算値と、を加算することにより新たな２ｎビット累算値を算出する。例文帳に追加

Partial products of 2n-bit multiplication calculated respectively by the multipliers 100-103 are used to calculate a 2n-bit multiplication result, and the 2n-bit multiplication result is added to a preliminarily calculated 2n-bit accumulated value, whereby a new 2n-bit accumulated value is calculated. - 特許庁

補正係数８１とバイアス補正値７３は乗算される。例文帳に追加

The correction factor 81 and the bias correction value 73 are multiplied. - 特許庁

これによって乗算器が不要となり、ハードウエア規模の削減が図れる。例文帳に追加

Thus, no multiplier is required so as to reduce the scale of hardware. - 特許庁

信号Ｐは乗算回路Ｕ２の入力端に結合される。例文帳に追加

The signal P is coupled to an input of the multiplying circuit U2. - 特許庁

ブース乗算方法における電力効率の良い符号拡張を行う。例文帳に追加

To perform sign extension having high power efficiency in a booth multiplication method. - 特許庁

乗算器１３_1〜１３_n、２３_1〜２３_nにより複素ベースバンド信号１１、２１と拡散符号との間で乗算を行ない、そのｎ個の乗算値をそれぞれ積算して複素シンボルを得る前に、ｍ個の加算器１４_1〜１４_m、２４_1〜２４_mによりｋ個の乗算値毎に積算を行ってｍ個の複素中間信号を生成する。例文帳に追加

Multipliers 131-13n, 231-23n multiply complex base band signals 11, 21 by a spread code, m-sets adders 141-14m, 241-24m sum k-sets of products before integrating n-sets of products respectively to obtain a complex symbol to generate m-sets of complex intermediate signals. - 特許庁

乗算装置は、デコーダ１０１及び加算器１０２を備える。例文帳に追加

A multiplying device is provided with a decoder 101 and an adder 102. - 特許庁

これにより、長さが長いデータは、タップ係数との乗算、および、他の演算を施され、長さが短いデータは、タップ係数との乗算の一部を、そのデータの乗算のための時間に施され、また、残部を、後続する他のデータの乗算のための時間内に施される。例文帳に追加

Meanwhile, a transmission data shift register 1-1 holds the transmission data for a time equivalent the data length according to the synchronizing signal that is outputted from timing shift register 6-1 and accordingly outputs continuously the transmission data to the multiplier 2-1 as signals. - 特許庁

この場合、上記乗算はビットシフトと加算で実現する。例文帳に追加

In this case, the multiplication is realized by bit shift and addition. - 特許庁

合成部２１３は複数の乗算逆拡散受信データを合成する。例文帳に追加

The synthesis section 213 synthesizes a plurality of the multiplied inverse spread reception data. - 特許庁

Ｙ０事前計算部２２２は、Ｔ２（Ｆｑ＾ｒ）の要素がＦｑ＾２ｒの表現で表される冗長性を用いて、２ｒ次拡大体上の乗算に必要な事前計算のうち、基礎体上の乗算を他の乗算で置き換えることにより、乗算回数を削減する。例文帳に追加

The Y0 pre-calculating unit 222 reduces the number of times of multiplications by replacing multiplications over a base field in the pre-calculation required for the multiplications over the 2rth degree extension field with other multiplications by utilizing redundancy whereby an element of T2(Fq^r) can be represented by an expression of Fq^2r. - 特許庁

有限体の部分体上の乗算回数を削減し、高速化を図る。例文帳に追加

To speed up multiplication by reducing the number of times of multiplication on the subfield of a finite field. - 特許庁

逆元を求める代わりに、乗算する元のｐ^ｋ乗を求める。例文帳に追加

Instead of obtaining an inverse element, p^k-th power of the element of which multiplication is performed is obtained. - 特許庁

小乗算回路４は、固定小数点乗算時に、第１のｍビット固定小数点データの下位ｍ−ｎビットおよび第２のｍビット固定小数点データの上位ｍ−ｎビットを入力として乗算を行い、その結果の下位ｍ−ｎビットを乗算結果Ｑとして出力する。例文帳に追加

A small multiplying circuit 4 performs fixed point multiplication by inputting the lower m-n bits of the first m bit fixed point data and the upper m-n bits of the second m bit fixed point data, and outputs the lower m-n bits of the result as a multiplication result Q. - 特許庁

乗算の秘密計算での計算装置の不正処理を検知する。例文帳に追加

To detect irregular processing of computing device in a secret computation of multiplication. - 特許庁

そして、前基準信号とガード相関出力信号との間の乗算値（第１の乗算値）と、後基準信号とガード相関出力信号との間の乗算値（第２の乗算値）との差分データを求め、更に、この差分データを積分する。例文帳に追加

Then difference data between a product (1st product), between the pre-reference signal and the guard correlation output signal, and a product (2nd product), between the post-reference signal and the guard correlation output signal are obtained and the difference data are integrated. - 特許庁

ブース乗算方法及びシステムのための電力効率の良い符号拡張例文帳に追加

SIGN EXTENSION HAVING HIGH POWER EFFICIENCY FOR BOOTH MULTIPLICATION METHOD AND SYSTEM - 特許庁

乗算装置のクリティカルパスの配線長を短くする。例文帳に追加

To shorten the wiring length of the critical path of a multiplier. - 特許庁

時間拡散部２５は、時間領域拡散符号Ｘ_n,jを乗算する。例文帳に追加

The time spreading unit 25 multiplies a time domain spreading code X_n,j. - 特許庁

その乗算に用いられる数は、有効期間表示部１８に表示される。例文帳に追加

The number used in the multiplication is displayed at an effective period display part 18. - 特許庁

高速で、柔軟性の高い乗算および累算構造を実現する。例文帳に追加

To realize quick and highly flexible multiplication and accumulation structure. - 特許庁

Ｄは1サンプル(クロック)分の遅延素子であり、×Ｃ０は係数Ｃ０を乗じる乗算器であり、同様に×Ｃ１は係数Ｃ１を乗じる乗算器であり、×Ｃ２は係数Ｃ２を乗じる乗算器であり、Σは全ての乗算器の出力の加算を行う加算器である。例文帳に追加

A delay element D delays quantized data by one sample (clock), and a multiplier ×C0 multiplies quantized data by a coefficient C0, and a multiplier ×C1 multiplies quantized data by a coefficient C1, and a multiplier ×C2 multiplies quantized data by a coefficient C2, and an adder Σ adds outputs of all multipliers. - 特許庁

乗算処理部１３は、絶対値が等しい所定の正値と負値の組を値域に含んだ多値シンボルで構成されるシンボルデータ列における各シンボル値を表すシンボルデータと、乗算値決定部１２にて決定された乗算値との乗算を実行する。例文帳に追加

A multiplication processing unit 13 executes multiplication between a symbol data, representing each symbol value in a symbol data sequence configured by multi-value symbols, each including in a value region a predetermined pair of a positive value and a negative value mutually having equal absolute value, and the multiplication value determined by the multiplication value decision unit 12. - 特許庁

光ディスク１０１のトラック間クロストークの大きさを検出する検出器１２７、ＭＳＫ変調の復調信号に定数を乗算する乗算器５０１、ＳＴＷ変調の復調信号に定数を乗算する乗算器５０２を具備する。例文帳に追加

This device is provided with a detector 127 for detecting the size of cross talk between the tracks of an optical disk 101, a multiplier 501 for multiplying the demodulated signal of MSK modulation by a constant, and a multiplier 502 for multiplying the demodulated signal of STW modulation by a constant. - 特許庁

ベキ指数のビットが０であれば、乗算剰余演算はない。例文帳に追加

When an exponent is O-bit, the multiplication/remainder arithmetic operation is not carried out. - 特許庁

べき指数Ｂ1，Ｂ2のビットが共に０であれば、乗算はしない。例文帳に追加

When the number of bits of the indexes B1 and B2 is both 0, no multiplication takes place. - 特許庁

乗算係数選択部５４は、Ｍ及びＳの組み合わせに応じて乗算係数を選択し、乗算部５６は対象エコーデータごとに選択された乗算係数を、当該対象エコーデータに乗じ、変換エコーデータを生成し出力する。例文帳に追加

A multiplication coefficient selector 54 selects a multiplication coefficient in response to a combination of M and S, and a multiplier 56 multiplies the multiplication coefficient selected at each object echo data by each object echo data, generates conversion echo data, and outputs the echo data. - 特許庁

乗算器と、これらの乗算器の結果を加算する加算器のための回路網とを含むＰＬＤ内の複数の特殊処理ブロックは、加算する前に乗算器の結果をシフトするための選択可能な回路網を、該特殊処理ブロックに追加することによって、より大きな乗算器として構成され得る。例文帳に追加

A plurality of special processing blocks in a PLD including multipliers, and circuitry for an adder which adds results of the multipliers are constituted as larger multipliers by adding selectable circuitry for shifting the results of the multipliers before addition to the special processing blocks. - 特許庁

それらから、受信信号に乗算される係数NewFactorが演算される。例文帳に追加

From them, a coefficient, New Factor, for multiplication for the reception signal is calculated. - 特許庁