「多値論理」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

多値論理の種類で最も基本的なものは3値論理である。例文帳に追加

The most basic sort of many-valued logics are three-valued logics.  - コンピューター用語辞典

同期ラッチング機能を持つ多値論理手段と多値ハザード除去手段例文帳に追加

MULTIVALUE LOGIC MEANS HAVING SYNCHRONOUS LATCHING FUNCTION, AND MULTIVALUE HAZARD ELIMINATING MEANS - 特許庁

クーロンブロッケイド型多値論理演算回路例文帳に追加

ARITHMETIC CIRCUIT OF COULOMB BLOCKADE MULTIVALENT LOGIC CIRCUIT - 特許庁

同期ラッチング機能を持つ多値論理手段を提供する。例文帳に追加

To provide multivalue logic means having a synchronous latching function. - 特許庁

多値論理デバイス、バスシステム及びネットワークシステム例文帳に追加

MULTI-VALUED LOGIC DEVICE, BUS SYSTEM, AND NETWORK SYSTEM - 特許庁

多値の論理値を複数の物理信号で表現することにより、多値対応論理エミュレーションを実現可能とする。例文帳に追加

To perform logic emulation for dealing with multi-value by expressing multivalued logical value with plural physical signals. - 特許庁

ラッチ型コンパレータ及びこれを用いた多値論理復調回路例文帳に追加

LATCHING COMPARATOR AND MULTI-VALUE LOGIC DEMODULATION CIRCUIT USING SAME - 特許庁

ノーマリィ・オンの絶縁ゲート型ＦＥＴを使わなくても構成でき、「出力を開放する」という多値論理出力の仕方ができ、多値論理回路名からその機能が分かり、人の言葉で表現できる多値論理機能を持つ多値論理回路を提供する。例文帳に追加

To provide a multivalue logic circuit which can be constituted even if a normally-on insulated gate FET is not used, can perform a manner of a multivalue logic output such as "output is opened", can recognize its function from the name of the multivalue logic circuit, and has a multivalue logic function which can be expressed by a human language. - 特許庁

また、可能な場合には、多値論理による推論で新しいクラスを生成する。例文帳に追加

If possible, the inference by multivalued logic generates a new class. - 特許庁

少数個の単電子トランジスタで多値論理演算回路を構成する。例文帳に追加

To provide a multivalent arithmetic circuit consisting of a small number of single electron transistors. - 特許庁

準整合性論理を生成する最も簡単な方法は,多値論理,つまり真の値を複数持っている論理を使用することである．例文帳に追加

The simplest way of generating a paraconsistent logic is to use a many-valued logic, that is, a logic with more than two truth values.  - コンピューター用語辞典

遺伝的アルゴリズムに基づく優れた多値論理(MVL)回路を設計するための進化的アルゴリズム例文帳に追加

an evolutionary algorithm for the design of good multivalued logic (MVL) circuits based on genetic algorithms  - コンピューター用語辞典

そして、スーパクラスを参照することによって、クラス群間の関係を多値論理で推論し、関連付ける。例文帳に追加

With reference to the superclass, multivalued logic infers relations in the class group to relate classes accordingly. - 特許庁

多値論理遅延時間の計算に必要な回路シミュレーションの実行時間を削減する。例文帳に追加

To reduce execution time of a circuit simulation necessary to calculate delay time of multi-valued logic. - 特許庁

小振幅多値信号を論理回路レベルに変換する多値信号識別回路の構成を簡素化し、耐ノイズ性能も向上させる。例文帳に追加

To simplify the constitution of a multi-valued signal identification circuit for converting small amplitude multi-valued signals to a logic circuit level and to improve noise resistance performance as well. - 特許庁

ドライバ６は、複数の２値論理信号が同時に入力されたとき各２値論理信号のバスレベルに応じて変換したアナログ信号を重畳することによって多値論理信号を生成することで多重通信を実現する。例文帳に追加

When plural binary logic signals are inputted at the same time, the driver 6 generates a multi-valued logic signal by superposing the analog signals converted into the bus levels of the binary logic signals to actualize a multiple communication. - 特許庁

記録された多値データを再生する際に、ある時刻の再生信号から得られた２値符号と、直前の時刻の多値情報とを論理演算してある時刻に検出された再生信号から多値情報を再生する。例文帳に追加

When recorded multi-level data is reproduced, a binary code obtained from a reproduced signal of some time and multi-level information of a time immediately before are logically operated, and multi-level information is reproduced from the reproduced signal detected the some time. - 特許庁

この多値論理回路、プル・ダウン用抵抗２６及びＤ型フリップ・フロップ２７の入力部に有る２値判別手段の組合せが、多値信号を２値信号に変えると同時に多値ハザードを２値ハザードに変える。例文帳に追加

A combination of the multi-value logic circuit, a pull-down resistor 26, and binary determination means existing in an input section of a D-type flip-flop 27 changes a multi-value signal to a binary signal concurrently with changing a multi-value hazard to a binary hazard. - 特許庁

何値で論理エミュレーションを実施するかを指定することにより、論理値を複数（Ｌｏｇ２＜指定値＞の切り上げ整数）の物理信号で表現し、多値対応論理合成及び自動配置・自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングすることにより、多値論理エミュレーションを実行可能とする。例文帳に追加

By designating the value to perform the logic emulation, the logical value is expressed with the plural physical signals (the round-up integer of Log2 < designated value) and by performing logic synthesis for dealing with multi-value and automatic arrangement/automatic wiring and mapping that information to a programmable gate array, the multivalued logic emulation can be performed. - 特許庁

キャッシュ機能や多値論理動作機能をそれぞれ最適条件で実現可能とした書き換え／読み出し回路を持つＥＥＰＲＯＭを提供する。例文帳に追加

To provide an EEPROM having a write-in/read-out circuit in which a cache function and a multi-level logic operation function can be realized in optimum conditions. - 特許庁

キャッシュ機能や多値論理動作機能をそれぞれ最適条件で実現可能とした書き換え／読み出し回路を持つＥＥＰＲＯＭを提供する。例文帳に追加

To provide an EEPROM in which a cache function and a multi-level logic operation function can be achieved respectively with optimum conditions and which has a rewrite/read circuit. - 特許庁

高速入力処理部５３０が、予め定められる複数の閾値電圧で分割される複数の電圧範囲を定め、外部から入力される多値の論理信号を該電圧範囲ごとに定められた多値の論理信号に対応する複数桁の２進数に変換する。例文帳に追加

A high-speed input processing part 530 defines a plurality of voltage ranges divided by a plurality of threshold voltages defined beforehand and converts a multi-value logic signal input from the outside into a binary number with multiple digits corresponding to the multi-value logic signal defined for each voltage range. - 特許庁

再構成可能デバイスの可変論理部に適用されるしきい素子回路網について、論理関数機能を構成する構成データとして、多値データを用いると同時に、入力変数にも、多値データを用いることによって、しきい素子回路網におけるしきい素子数を低減するものである。例文帳に追加

As to a threshold element circuit network used for a variable logic section of a reconfigurable device, multi-level data is used as configuration data constituting the function capability of the logic function, and simultaneously, the number of threshold elements in the threshold element circuit network is reduced by using multi-level data for input variables. - 特許庁

レシーバ７は、ドライバ６と逆の動作を行い、バス１経由で受信した多値論理信号をエンコードして２値論理信号７４，７２，７１に変換して各ファンクション４ａ，４ｂ，４ｃへ送出する。例文帳に追加

A receiver 7 operates reversely to the driver 6 to encode the multi-valued logic signal received through the bus 1 into binary logic signals 74, 72, and 71 and send them out to the respective functions 4a, 4b, and 4c. - 特許庁

任意の論理関数を実現するしきい素子回路網であって、上記しきい素子を複数段結合する構造を有し、論理関数機能を構成するデータとして、多値表現されたデータを用いることを特徴とする論理関数機能再構成可能集積回路である。例文帳に追加

In this integrated circuit capable of reconstituting a logical function, a threshold element circuit network for realizing an arbitrary logical function is provided with a structure in which threshold elements are connected across two or more stages, and multi-level expressed data are used as data constituting the logical function. - 特許庁

送信側ＬＳＩ２には、クロック信号と該クロック信号に同期したデータ信号とを多値論理信号に合成する合成手段４が設けられており、送信側ＬＳＩ３には、受信側ＬＳＩより送信される該多値論理信号を元のクロック信号と元のデータ信号とに分離する分離手段５が設けられている。例文帳に追加

A transmission side LSI 2 is provided with a synthesis means 4 for synthesizing a multi-value logic signal from a clock signal and a data signal synchronized with the clock signal, and a receiver side LSI 3 is provided with a demultiplex means 5 for demultiplexing the multi-value logic signal transmitted from the transmitter side LSI into the original clock signal and the original data signal. - 特許庁

多値信号出力回路１０７は、フォーマット変換回路１０４から出力されるシリアル表示データ信号及び駆動信号発生回路１０５から出力されるシフトクロック信号を多重化して３種類の論理値を持つ多値信号を生成し、各データドライバ回路１１１はこの多値信号からシフトクロック信号及びシリアル表示データ信号を復元する。例文帳に追加

The multi-valued signal output circuit 107 multiplexes the serial display data signal outputted from the format conversion circuit 104 and the shift clock signal outputted from the driving signal generation circuit 105, to generate a multi-valued signal containing three kinds of theoretical values, and each data driver 111 restores the shift clock signal and the serial display signal from this multi-valued signal. - 特許庁

新たにテスト信号用の出力端子を設けることなく、かつ出力信号に伝達遅延の増加が生じない、多値論理回路のテスト回路を有する半導体装置を提供すること。例文帳に追加

To provide a semiconductor device having a test circuit of a multivalued logic circuit preventing increase of transmission delay of an output signal without providing newly an output terminal for a test signal. - 特許庁

多値変調方式の光信号を送受信する光伝送システムについて、受信データに発生するビットの論理反転および入れ替わりを早期に検出して確実に補償する。例文帳に追加

To early and surely detect the compensate logic inversion of bits or bit swaps that occurs in received data in an optical transmission system that transmits and receives multilevel modulation optical signals. - 特許庁

外部からの論理アドレスをメモリアレイの物理アドレスに変換するマッピング回路１１を設けると共に、分割アドレスレジスタ１５に多値領域と２値領域との分割位置を保持しておく。例文帳に追加

A mapping circuit 11 converting logic address from the outside to a physical address is provided, while a dividing position between a multi- region and a binary region is held in a division address register 15. - 特許庁

入出力リードを備えた複数個の論理素子、該論理素子間を相互に接続する相互接続線、前記入出力リードを前記相互接続線に第１制御信号によって接続させる第１接続手段と、前記相互接続線を互いに第２制御信号によって接続させるプログラム可能な第２接続手段とを備えたプログラム可能論理装置において、前記第１制御信号及び／又は第２制御信号がアナログ多値信号であることを特徴とするプログラム可能論理装置。例文帳に追加

The programmable logic unit includes: a plurality of logic elements provided with input/output leads; mutual connection lines for mutually connecting the logic elements; a first connection means for connecting the input/output leads to the mutual connection lines by a first control signal; and a second programmable connection means for mutually connecting the mutual connection lines by a second control signal. - 特許庁

光伝送システムは、ＯＴＵｋフレームのデータ列を複数の論理レーンに並び替えてフレーム分割すると共に、ＯＴＵｋフレームのデータ列の先頭が配置される論理レーンを識別可能にするレーンＩＤをＯＴＵｋフレームのＦＡＳの一部に挿入し、フレーム分割後のデータ列を多重化したデータ信号に従って多値変調した光信号を伝送路に送信する。例文帳に追加

The optical transmission system rearranges a data string in an OTUk frame into a plurality of logic lanes for frame division, and inserts a lane ID for recognizing a logic lane with the head of the data string in the OTUk frame set therein into part of FAS of the OTUk frame, and transmits an optical signal multilevel-modulated according to a multiplexed data signal obtained by multiplexing the data string after frame division to a transmission path. - 特許庁

また、スライスレベル信号により、多値化された記録情報信号を２値化し、（ｎ−１）個のピットレベルの上位からｍ番目および（ｍ＋１）番目の２値化された記録情報信号の論理和をとることにより復調信号を生成する。例文帳に追加

Besides, the multi-valued recording information signal is binarized by a slice level signal and by ORing m-th and (m+1)th binarized recording information signals from the high order of (n-1) pit levels, a demodulated signal is generated. - 特許庁

たとえば、１ページあたりの許容ビット数ｎが４ビットとされたＥＣＣ回路を備える多値論理のＮＡＮＤ型フラッシュメモリの場合、データ書き込み動作時に、ワード線の電圧をステップアップしながら書き込みループを繰り返す。例文帳に追加

For example, in a case of a many-valued logic NAND type flash memory provided with the ECC circuit in which an allowable bit number n per page is made to 4 bits, at the time of data write operation, write loop is repeated while stepping up a word-line voltage. - 特許庁

レベルシフト回路１１とレベルシフト回路１２のそれぞれのレベルシフト量に差を待たせて構成したレベルシフト回路ブロックを多値信号のそれぞれの閾値に対応させ、レベルシフト回路ブロックの出力を直接論理回路で判別できるようにする。例文帳に追加

A level shift circuit block constituted by providing a difference in the respective level shift amounts of a level shift circuit 11 and the level shift circuit 12 is made to correspond to the respective thresholds of multi-valued signals and the output of the level shift circuit block is discriminated in a direct logic circuit 19. - 特許庁

利用側では、設計側で生成された知識構造を示すクラス群とそれらの関係の他に、独自に多値論理による推論を行い、クラス群の間の関係を再構築し、クラスとクラス間の関係として記述された知識構造を利用する。例文帳に追加

A use side makes individual inference by multivalued logic except for the class group of knowledge structure and their relations generated by the design side to reconstruct the relations in the class group, and use the knowledge structure described in terms of classes and interclass relations. - 特許庁

再構成可能集積回路に適用されるしきい素子回路について、論理関数機能を構成する構成データを２値変数の多ビット表現によって多値化し、また、入力状態に関する差分演算機能を用いることによって、しきい素子数を低減する回路であり、つまり、２段目のしきい素子回路の入力端子に、関数機能を実行する期間中に値が固定されている電位に接続される端子を有する回路である。例文帳に追加

A threshold element circuit is applied to the reconstructable integrated circuit, makes configuration data constituting logical function multivalued multibit representation of a binary variable, reduces the number of threshold elements by using differential operation about an input state, and has, that is, a terminal connected to an electric potential whose value is fixed during performing function in an input terminal of a threshold element circuit of a second stage. - 特許庁