「強誘電体ゲート」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

強誘電体ゲートメモリおよびその製造方法例文帳に追加

DIELECTRIC GATE MEMORY AND FABRICATION THEREOF - 特許庁

強誘電体ゲートデバイスとその駆動方法例文帳に追加

FERROELECTRIC GATE DEVICE AND DRIVING THEREOF - 特許庁

ゲート絶縁体中に強誘電体層を備えたゲート絶縁トランジスターを提供すること。例文帳に追加

To provide a gate insulating transistor having a ferroelectric dielectric layer in a gate insulator. - 特許庁

強誘電体ゲートトランジスタを用いた半導体記憶装置例文帳に追加

SEMICONDUCTOR MEMORY DEVICE USING FERROELECTRIC GATE TRANSISTOR - 特許庁

強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法例文帳に追加

FERROELECTRIC GATE ORGANIC FIELD EFFECT TRANSISTOR, MEMORY ELEMENT USING THE SAME, AND METHOD OF MANUFACTURING THE FERROELECTRIC GATE ORGANIC FIELD EFFECT TRANSISTOR - 特許庁

強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法例文帳に追加

FERROELECTRIC GATE FIELD EFFECT TRANSISTOR, MEMORY ELEMENT USING THE SAME, AND METHOD OF MANUFACTURING THE FERROELECTRIC GATE FIELD EFFECT TRANSISTOR - 特許庁

導電性金属酸化物ゲート強誘電体メモリトランジスタ例文帳に追加

CONDUCTIVE METAL OXIDE GATE FERROELECTRIC MEMORY TRANSISTOR - 特許庁

強誘電体ゲート電界効果トランジスタを使用する不揮発性メモリ例文帳に追加

NONVOLATILE MEMORY USING FERROELECTRIC GATE FIELD-EFFECT TRANSISTOR - 特許庁

高誘電率ゲート酸化膜上に強誘電体薄膜を形成するＭＯＣＶＤシード層プロセス例文帳に追加

MOCVD SEED LAYER PROCESS FOR FORMING FERROELECTRIC THIN FILM ON HIGH DIELECTRIC CONSTANT GATE OXIDIZED FILM - 特許庁

高誘電率ゲート酸化物と強誘電体材料との間の界面不整合により、劣化されない強誘電体デバイスを提供すること。例文帳に追加

To provide a ferroelectric device which will not deteriorate by the non-matching of an interface between a high dielectric constant gate oxide and a ferroelectric material. - 特許庁

かかる強誘電体積層構造をゲート絶縁膜又は容量膜として、電界効果トランジスタ又は強誘電体キャパシタを形成する。例文帳に追加

The field effect transistor or ferroelectric capacitor is formed using the ferroelectric stacked-layer structure as a gate insulating film or a capacitor film. - 特許庁

強誘電体ゲートデバイスの強誘電体層の結晶性を向上し、分極状態の保持特性を改善する。例文帳に追加

To improve the crystallizability of the ferroelectric layer of a ferroelectric gate device, and to enhance holding characteristics under a polarized state. - 特許庁

ゲートスタックエッチングを必要としない強誘電体不揮発性メモリトランジスタを製造すること。例文帳に追加

To manufacture a ferroelectric nonvolatile memory transistor which requires no gate stack etching. - 特許庁

ゲート絶縁膜４を単結晶の強誘電体で構成しているので、ゲート絶縁膜４におけるリーク電流を低減することができる。例文帳に追加

The gate insulating film 4 is composed of a single crystal ferroelectric, so that it is possible to reduce a leakage current on the gate insulating film 4. - 特許庁

ゲート電極と絶縁体との間に強誘電体膜を配置し、前記強誘電体膜を用いてソース電極とドレイン電極とを相互に接続した強誘電体メモリ素子とする。例文帳に追加

By interposing a ferroelectric film between a gate electrode and an insulator, and by using the ferroelectric film to connect source and drain electrodes with each other, the ferroelectric memory element is obtained. - 特許庁

第１の層間絶縁膜２０の上に、強誘電体ＦＥＴのゲート電極１４に接続される中間電極２２と強誘電体膜２３と制御ゲート電極２４とを形成する。例文帳に追加

On a first interlayer insulating film 20, an intermediate electrode 22 to be connected to the gate electrode 14 of the ferroelectrics FET, a ferroelectrics film 23 and a control gate electrode 24 are formed. - 特許庁

ゲート絶縁膜として強誘電体膜とバッファ膜との積層膜を用いた強誘電体ゲートＣＭＯＳトランジスタにおいて、動作の安定化を図る。例文帳に追加

To enable a ferroelectric gate CMOS transistor where a laminated film composed of a ferroelectric film and a buffer film is used as a gate insulating film to operate stably. - 特許庁

不揮発性半導体記憶素子は、浮遊ゲート電極９と、浮遊ゲート電極９にそれぞれ接続されている常誘電体キャパシタ２及び強誘電体キャパシタ３とを備えている。例文帳に追加

A nonvolatile semiconductor storage element is provided with a floating gate electrode 9 and a dielectric capacitor 2 and a ferroelectric capacitor 3 respectively connected to the floating gate electrode 9. - 特許庁

半導体装置の製造方法に関し、高誘電体或いは強誘電体のゲート絶縁膜をもつトランジスタを製造する際、ゲート絶縁膜にダメージも与えずにセルフ・アライメント方法を適用できるようにする。例文帳に追加

To make feasible of applying the self alignment process to a gate insulating film having no damage thereto in the case of manufacturing a transistor having the gate insulating film of a high dielectric or ferroelectric in relation to the manufacturing method of a semiconductor device. - 特許庁

全面にバッファ誘電体膜８、強誘電体膜９、ゲート電極材料１０の順序で形成した後、パターニングすることによりゲートを形成する。例文帳に追加

After a buffer dielectric film 8, a ferroelectric film 9, and gate electrode material 10 are deposited in order over the entire surface, these films and material are patterned to form a gate. - 特許庁

ＭＯＳＦＥＴのゲート絶縁膜に高誘電体又は強誘電体を用いつつ、ゲート絶縁膜のシリコン酸化膜換算実効膜厚を薄くしながらも、リーク電流を抑制する。例文帳に追加

To suppress leakage current, while using high dielectric or ferroelectric for a gate insulating film of a MOSFET and reducing the effective film thickness of the gate insulating film converted into the thickness of a silicon oxide film. - 特許庁

また、リッジ型の多層膜積層構造２０の、最上部に位置するゲート領域１３上には、下部ゲート電極２９、強誘電体薄膜１８及び金属ゲート電極１９が順次に形成されて、強誘電体キャパシタを構成している。例文帳に追加

A lower gate electrode 29, a ferroelectric thin film 18 and a metal gate electrode 19 are sequentially formed on the gate region 13 positioned on the uppermost part of the ridge-type multilayer film laminated structure 20, and they constitute a ferroelectric capacitor. - 特許庁

強誘電体トランジスタのソースおよびドレインを用いて読み出し動作を行うことで、読み出し動作時に、強誘電体トランジスタのゲート絶縁膜を構成する強誘電体膜に電圧が印加されることを避けることができ、強誘電体膜の分極状態が変化することを防止できる。例文帳に追加

By performing read operation using the source and the drain of the ferroelectric transistor, during read operation, it can be evaded that voltage is applied to the ferroelectric film constituting a gate insulation film of the ferroelectric transistor, and change of a polarization state of the ferroelectric film can be prevented. - 特許庁

強誘電体薄膜を複数個の電極で挟み、強誘電体薄膜の中で分極信号を転送する分極転送部と、ゲート部に強誘電体薄膜を有する電界効果型トランジスタを分極検出部とをメモリの構成要素として組み合わせ、かつ強誘電体薄膜を連続、一体化した構成をとることにより、強誘電体特性を確保し、微細化、高集積化に適した強誘電体メモリを得る。例文帳に追加

Thus, ferroelectric characteristics can be ensured and a ferroelectric memory suitable for microfabrication and high integration can be obtained. - 特許庁

ダメージを与えることなく、しかも容易に、強誘電体膜および導電体膜を含むゲート構造の加工を行う。例文帳に追加

To easily process the structure of a gate that includes a ferroelectric film and a conductive film without damage. - 特許庁

強誘電体電界効果トランジスタを備えそのゲート側に設けられる回路の簡素化を図ることができる半導体装置を提供する。例文帳に追加

To provide a semiconductor device which is equipped with a ferroelectric field-effect transistor, and can have a simplified circuit provided at its gate side. - 特許庁

強誘電体を有する電界効果トランジスタ型記憶素子において、強誘電体層が、バッファ層と電極層の間に積層される第一の強誘電体層と、ゲートスタックを被包するように積層される第二の強誘電体層からなることを特徴とする強誘電体を有する電界効果トランジスタ型記憶素子を提供する。例文帳に追加

In the field-effect transistor memory element having the ferroelectric material, a ferroelectric layer is composed of a first ferroelectric layer stacked between a buffer layer and an electrode layer, and a second ferroelectric layer stacked to cover a gate stack. - 特許庁

基板１１上に、強誘電体膜１３と常誘電体膜１６とが、半導体膜１４を介して積層されて形成されており、強誘電体膜１３側には、第１の電界効果トランジスタ（ＭＦＳＦＥＴ）の第１のゲート電極１２が形成され、常誘電体膜１６側には、第２の電界効果トランジスタ（ＭＩＳＦＥＴ）の第２のゲート電極１７が形成されている。例文帳に追加

A ferroelectric film 13 and a paraelectrics film 16 are laminated on a substrate 11 through a semiconductor film 14 and the first gate electrode 12 of a first field effect transistor (MFSFET) is formed at the side of the ferroelectric film 13 while the second electrode 17 of a second field effect transistor (MISFET) is formed at the side of the paraelectrics film 16. - 特許庁

ゲート電圧によって強誘電体層６に分極が誘起されると、その電界は島電極３に印加される。例文帳に追加

When polarization is induced in a ferroelectric material layer 6 by the gate voltage, the induced electric field is applied to the island electrode 3. - 特許庁

強誘電体ゲート部構成用のＳｉ基板４２を調整し、基板中にｐ−ウェル４４を形成するためＢイオンを注入する。例文帳に追加

An Si substrate 42 for constituting a ferroelectric gate section is adjusted and B ions are implanted into the substrate 42 for forming a p-well 44. - 特許庁

蝕刻選択比の大きいバッファ層を利用した自己整列強誘電体ゲートトランジスタの製造方法例文帳に追加

METHOD FOR MANUFACTURING SELF-ALIGNED FERROELECTRIC GATE TRANSISTOR USING BUFFER LAYER WITH LARGE ETCHING SELECTIVITY - 特許庁

低電圧動作が可能であり、データ保持期間の長い強誘電体ゲートＦＥＴおよびその製造方法を提供する。例文帳に追加

To provide a ferroelectric gate FET operable at a low voltage and having a long data retention period, and to provide its manufacturing method. - 特許庁

よりコンパクトであり、あまり電力を消費しない強誘電体メモリ・セルは、トランジスタのゲートに接続されたワード線を含む。例文帳に追加

The further miniaturized ferroelectric memory cell which does not consume electric power so much comprises a word line connected to a gate of a transistor. - 特許庁

強誘電体ゲートトランジスタにおいて、書き込まれた情報の保持時間を改善する構造を、低コストで実現する。例文帳に追加

To realize a structure of improving the holding time of written information at a low cost, in a ferrodielectric gate transistor. - 特許庁

演算モジュールの高性能化は、強誘電体キャパシタを用いた機能パスゲートに基づく演算回路により実現する。例文帳に追加

The high performance of an arithmetic module is realized by an arithmetic circuit on the basis of a function path gate employing the ferroelectric capacitor. - 特許庁

したがって、強誘電体接続ノード１７に放出された電荷が、トランスファゲート１１、１５を介して漏出することはない。例文帳に追加

Thus, the electric charges discharged to the ferroelectric connection node 17 are not leaked via the transfer gates 11, 15. - 特許庁

MISFETのゲート絶縁膜に強誘電体膜を使用したFeRAM セルにより、比較的簡単に多値、多ビットのデータを保持する。例文帳に追加

To comparutively simply retain multivalued and multibit data by an FeRAM cell, which uses a ferroelectric film as the gate insulating film of a MISFET. - 特許庁

また、強誘電体キャパシタ１２の容量値ＣｂはＦＥＴ１０のゲートキャパシタの容量値Ｃｔ以下に設定する。例文帳に追加

Also, a capacity value Cb of the ferroelectric capacitor 12 is set to a capacity value Ct of agate capacitor of the FET 10 or less. - 特許庁

ゲート絶縁膜に強誘電体薄膜を用いる場合に、ゲート電圧を強誘電体薄膜に効率よく印加することができ、低動作電圧化を図ることができる不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage device the operating voltage of which can be lowered by efficiently applying a gate voltage upon a ferromagnetic thin film when the dielectric thin film is used as a gate insulating film, and to provide a method of manufacturing the device. - 特許庁

ゲート絶縁型トランジスターの実施例では、強誘電性半導体イットリウムバリウム銅酸化物によってゲート絶縁層が形成され、その強誘電体層の分極方向によって、トランジスターの容量が増加、またはトランジスターにラッチがかかる。例文帳に追加

In the embodiment of a gate insulation type transistor, a gate insulating layer is formed of a ferroelectric semiconductor yttrium barium copper oxide, and the capacity of the transistor is increased, or the transistor is latched in accordance with the polarizing direction of the ferroelectric dielectric layer. - 特許庁

強誘電体層１４とゲート電極１６間に上部絶縁層１５を設けることにより、強誘電体層１４からゲート電極１６へのリーク電流経路を低減し、リーク電流を大幅に低減することにより、メモリ素子のリテンション特性を改善する。例文帳に追加

An upper insulation layer 15 is provided between a ferroelectric layer 14 and a gate electrode 16, reducing leakage current path from the ferroelectric layer 14 to the gate electrode 16, so that leakage current is reduced significantly, to improve the retention property of the memory device. - 特許庁

複数の論理回路ブロック間の論理信号を伝達する縦方向伝送線と横方向電送線の各交点に、トランスファゲート２１が配置され、ＯＮ、ＯＦＦ状態はトランスファゲート２１に接続された強誘電体メモリを構成する強誘電体キャパシタ５１，５２の出力により決定される。例文帳に追加

Transfer gates 21 are disposed on intersections of longitudinal and transversal transmission lines for transferring logic signals between a plurality of logic circuit blocks and their on- and off-states are determined by outputs of ferroelectric capacitors 51, 52 constituting the ferroelectric memory connected to the transfer gates 21. - 特許庁

強誘電体薄膜１の両面に薄膜トランジスタを設けた強誘電体ゲート型デュアルゲート薄膜トランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。例文帳に追加

A memory cell comprises a ferroelectric gate type dual-gate thin-film transistor, wherein a thin transistor is provided on both surfaces of a ferroelectric thin film 1, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array. - 特許庁

強誘電体トランジスタは、ゲート絶縁膜に強誘電体膜を有し、ソース／ドレインの一方がプレート線に接続され、ソース／ドレインの他方およびウエルが接続ノードに接続され、ゲートがドライブ線に接続されている。例文帳に追加

A ferroelectric transistor has a ferroelectric film at a gate insulation film, one side of source/drain is connected to a plate line, the other side of source/drain and a well are connected to a connection node, and a gate is connected to a drive line. - 特許庁

本発明にかかる有機強誘電体メモリ１００は、ソース領域４２およびドレイン領域４４を有するポリシリコン層４０と、前記ポリシリコン層４０の上方に形成された有機強誘電体層５０と、前記有機強誘電体層５０の上方に形成されたゲート電極６０と、を含む。例文帳に追加

The organic ferroelectric memory 100 comprises a polysilicon layer 40 having a source region 42 and a drain region 44, an organic ferroelectric layer 50 formed on the polysilicon layer 40, and a gate electrode 60 formed on the organic ferroelectric layer 50. - 特許庁