1016万例文収録!

「領置」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

領置の部分一致の例文一覧と使い方

該当件数 : 49978



例文

特別域通過検出装194は、特別域への遊技球の通過を検出する。例文帳に追加

A special area passing detector 194 detects the passing of the game ball to a special area. - 特許庁

不揮発性半導体記憶装は、第1域、第2域、及び複数のワード線を備える。例文帳に追加

A nonvolatile semiconductor memory device comprises: a first region; a second region; and a plurality of word lines. - 特許庁

域作成手段は、関心位Mを基準として3次元の空間域Cを作成する。例文帳に追加

The area preparation means prepares a three-dimensional space area C with the position M of interest as a reference. - 特許庁

半導体装は、pウエル域W20において設けられた、第1素子形成域40を有する。例文帳に追加

The semiconductor device has a first element forming area provided in a p-well area W20. - 特許庁

例文

穴形成域10Aと、載面形成域10Bとでは、特性が異なっている。例文帳に追加

The hole forming region 10A and the placement face forming region 10B have different properties. - 特許庁


例文

使用域通知装、使用域通知方法およびそのプログラムを記録した記録媒体例文帳に追加

USE AREA ANNUNCIATION DEVICE, USE AREA ANNUNCIATION METHOD, AND RECORDING MEDIUM WITH ITS PROGRAM RECORDED - 特許庁

活性域のうち第1の層の配されていない域MISFETが形成されている。例文帳に追加

A region MISFET among the active layer where the first layer is not allocated is also formed. - 特許庁

域追跡装(22)は、顔検出できなくなった人物の顔域を追跡する。例文帳に追加

A face area tracking device 22 tracks a face area of a person whose face cannot be detected. - 特許庁

端末装2のユーザは画面域の移動および拡大縮小を行って域を指定する。例文帳に追加

A user of the terminal device 2 designates an area by moving and expanding/shrinking the screen area. - 特許庁

例文

車載レーダの照射域検査装及び車載レーダの照射域検査方法例文帳に追加

APPARATUS AND METHOD FOR INSPECTION OF IRRADIATION REGION BY ON-VEHICLE RADAR - 特許庁

例文

白背景域検出方法、白背景域検出装、像域分離方法および記録媒体例文帳に追加

METHOD AND DEVICE FOR DETECTING WHITE BACKGROUND AREA, IMAGE AREA SEPARATING METHOD AND RECORDING MEDIUM - 特許庁

オブジェクト指向符号化における域分割方法および域分割装例文帳に追加

METHOD FOR AREA DIVISION IN OBJECT ORIENTED CODING AND AREA DIVISION DEVICE - 特許庁

低温域Aと高温域Bとは、組成および/または構成成分の配状態が異なる。例文帳に追加

The low temperature region A and the high temperature region B have different composition and/or constitution component arranging state. - 特許庁

プラテン12は複数の域に区分され、各域毎に代表位が設定されている。例文帳に追加

A platen 12 is divided to a plurality of regions, and a representative position is set for each region. - 特許庁

検出光源部7は、表示パネル2の表示域3の周辺の域に配する。例文帳に追加

The detection light source part 7 is arranged in the peripheral region of a display region 3 of the display panel 2. - 特許庁

ショルダー域54は、軸方向においてセンター域52の外側に位している。例文帳に追加

The shoulder area 54 is positioned at the outside of the center area 52 in the axial direction. - 特許庁

画像域判別装および方法ならびに画像域判別プログラムを記録した記録媒体例文帳に追加

DEVICE AND METHOD FOR DISCRIMINATING IMAGE AREA, AND RECORDING MEDIUM RECORDED WITH IMAGE AREA DISCRIMINATING PROGRAM - 特許庁

第1域と第2域とは、走査方向に隣接して配されている。例文帳に追加

The first region and the second region are arranged adjacent to each other in the scanning direction. - 特許庁

中間域は内部に断面域A1を覆うように排気用(触媒)フィルタ素子24を配する。例文帳に追加

The intermediate area has an exhaust (catalytic) filter element 24 disposed therein to cover the cross-sectional area A1. - 特許庁

高精度の網点域識別装、および網点域識別方法を提供する。例文帳に追加

To provide a dot area discrimination apparatus and a dot area discrimination method which have high accuracy. - 特許庁

第1の層と素子分離絶縁域との間に第1の域が配される。例文帳に追加

A first region is arranged between the first layer and the device-isolation insulating region. - 特許庁

半導体装10は、複数の部分域を有する電界保持域28を備えている。例文帳に追加

A semiconductor device 10 comprises an electric field holding area 28 including a plurality of partial areas. - 特許庁

主記憶装を再立上げ時に初期化する域としない域とに分割する。例文帳に追加

The main storage device is divided into an area to be initialized and an area not to be initialized when the computer system is restarted. - 特許庁

有効抵抗域60の周囲にはダミー抵抗域80が配される。例文帳に追加

A dummy resistor region 80 is arranged around the region 60. - 特許庁

海底域抽出装及び方法、海底域抽出プログラム並びに前方監視ソーナー例文帳に追加

DEVICE AND METHOD FOR SEA-BOTTOM AREA EXTRACTION, PROGRAM FOR SEA-BOTTOM AREA EXTRACTION, AND FORWARD- LOOKING SONAR - 特許庁

磁気ディスク装2は、代替元トラック域6と、代替先トラック域7とを備える。例文帳に追加

A magnetic disk device 2 is provided with a replacement original track area 6 and a replacement target track area 7. - 特許庁

海線データ作成方法及び海線データ作成装及び記録媒体例文帳に追加

METHOD AND DEVICE FOR PREPARING TERRITORIAL SHORELINE DATA AND RECORDING MEDIUM - 特許庁

基準域変更手段(94)は、過去指示位データに基づいて基準域を変更する。例文帳に追加

A reference area changing means (94) changes the reference area on the basis of the past instruction position data. - 特許庁

内容表示域42上に位する部位に、金属色の半透過域62を有する。例文帳に追加

A metal colored translucent area 62 is formed on a position above the contents display area 42. - 特許庁

関心組織域抽出方法、関心組織域抽出プログラム及び画像処理装例文帳に追加

METHOD AND PROGRAM FOR EXTRACTING TISSUE REGION OF INTEREST AND IMAGE PROCESSOR - 特許庁

監視域内に含まれる影域を正確に抽出できる画像処理装を提供する。例文帳に追加

To provide an image processing apparatus capable of accurately extracting a shadow area included within a monitoring area. - 特許庁

検査装1は当該基準域画像amと相関の高い類似域画像bmを抽出する。例文帳に追加

The inspection device 1 extracts similar region images (bm) having high correlation to the reference region image (am). - 特許庁

域分割装21では、画像データを正方形域の単位に分割する。例文帳に追加

An area division device 21 divides picture data into the units of square areas. - 特許庁

域指定(あて所域指定)の操作性に優れた紙葉類処理装を提供すること。例文帳に追加

To provide an apparatus for treating paper sheets with superior operability of region specifying (destination region specifying). - 特許庁

活性半導体域と、いずれもこの活性半導体域内に配されたチャネル域、ソース域およびドレイン域を有する電界効果トランジスタ(「FET」)とを含むチップが提供される。例文帳に追加

A chip is provided which includes an active semiconductor region and a field effect transistor ("FET") having a channel region, a source region, and a drain region all arranged within the active semiconductor region. - 特許庁

半導体集積回路装(10)は、二重化域(161)と非二重化域(162)とを含むメモリセルアレイ(16)を含み、上記二重化域は、二重化対象域(161A)と、二重化データ域(161B)とを含む。例文帳に追加

The semiconductor integrated circuit device 10 includes a memory cell array 16 including a duplex area 161 and a non-duplex area 162, wherein the duplex area includes a duplex object area 161A and a duplex data area 161B. - 特許庁

各色素域セットは、イエロー域とマゼンタ域とシアン域とを備え、黒色マークがシアン域の開始部分に配されている。例文帳に追加

Each pigment region set includes a yellow region, a magenta region and a cyan region, having a black mark arranged to a start part of the cyan region. - 特許庁

この半導体装では、第2半導体域、第3半導体域及び第4半導体域がそれぞれ離間され、第2半導体域及び第3半導体域に第1電極が接続されている。例文帳に追加

In the semiconductor device, the second semiconductor region, the third semiconductor region and the fourth semiconductor region are arranged at a distance from one another and a first electrode is connected to the second semiconductor region and the third semiconductor region. - 特許庁

ドレインオフセット域540よりも高濃度のN型の第2ウェル域560は、半導体層200のうち、ドレインオフセット域540の下に位して、平面視でドレイン域520と重なる域に設けられている。例文帳に追加

An N-type second well region 560 higher in concentration than the drain offset region 540 is formed in the semiconductor layer 200 beneath the drain offset region 540 overlapping the drain region 520 in a plan view. - 特許庁

本発明の半導体装10は、第1半導体域14と第2半導体域16と第3半導体域32と第4半導体域34とトレンチゲート36と内部絶縁体域30を有する。例文帳に追加

The semiconductor device 10 comprises: a first semiconductor region 14; a second semiconductor region 16; a third semiconductor region 32; a fourth semiconductor region 34; a trench gate 36; and an internal insulator region 30. - 特許庁

フォトゲート電極PGの直下の域は、第1方向で対向する半導体域FD1,FD2の間に位する第1域CG1と、第1域CG1に第2方向で挟まれる第2域CG2と、を含む。例文帳に追加

An area immediately below the photo-gate electrode PG includes first areas CG1 located between the semiconductor areas FD1 and FD2 facing in the first direction and second areas CG2 sandwiched between the first areas CG1 in the second direction. - 特許庁

端末装1の属性処理部122は、域データ送信指令に含まれる域番号の域データを域データファイルから読み出し、域データをストレージサーバ3へ送信する。例文帳に追加

An attribute processing part 122 of the terminal device 1 reads out area data whose area number is included in the area data transmission command from the area data file and transmits the area data to the storage server 3. - 特許庁

半導体装100は,N^+ ソース域31,N^+ ドレイン域11,P^- ボディ域41,P^- フローティングボディ域42およびN^- ドリフト域12を備えている。例文帳に追加

The semiconductor device 100 includes an n^+ source region 31, an n^+ drain region 11, a p^- body region 41, a p^- floating body region 42, and an n^- drift region 12. - 特許庁

この第2形状の半導体域は、前記複数の凸端部から延びる結晶域のそれぞれにチャネル形成域が形成されるように配され、チャネル形成域に隣接する半導体域は除去する。例文帳に追加

The semiconductor region of second shape is arranged such that the channel forming region is formed in each crystal region extending from the plurality of pointed end parts and the semiconductor region contiguous to the channel forming region is removed. - 特許庁

前記モストランジスタは、ソース域20A、ドレイン域20B及びソース域20Aとドレイン域20Bとの間に配されたゲート域を有する。例文帳に追加

The MOS transistor comprises a source region 20A, a drain region 20B, and a gate region arranged between the source region 20A and the drain region 20B. - 特許庁

活性半導体域と、全てが該活性半導体域内に配されたチャネル域、ソース域、及びドレイン域を有する電界効果トランジスタ(「FET」)とを含むチップが提供される。例文帳に追加

There is provided a chip including an active semiconductor region and a field effect transistor (FET) having a channel region, a source region, and a drain region, all of which are arranged in the active semiconductor region. - 特許庁

縦型の半導体装100は、n型半導体域5とボディ域8とチャネル域14と第1接続域26と第2接続域12とゲート電極18とトレンチ電極22,24を備えている。例文帳に追加

A vertical semiconductor device 100 has an n-type semiconductor region 5, a body region 8, a channel region 14, a first connection region 26, a second connection region 12, a gate electrode 18, and trench electrodes 22 and 24. - 特許庁

N形及びP形ラッチアップ防止域8、12は前記P形ソ−ス域及びドレイン域とN形ソ−ス域及びドレイン域との間にそれぞれ配され且つゲ−ト接続導体層の下にも形成されている。例文帳に追加

The N-type and P-type latchup prevention regions 8, 12 are arranged between the P-type source region and drain region and the N-type source region and drain region respectively, and formed also under a gate connection conductor layer. - 特許庁

基板接続域と、外部配線接続域と、基板接続域と外部配線接続域との間に設される抵抗調整域とを、1つの電極パッドに形成し、コンパクト化する。例文帳に追加

A substrate connection region, an external wiring connection region, and a resistance adjusting region disposed between the substrate connection region and external wiring connection region are formed in one electrode pad to make the semiconductor device compact. - 特許庁

例文

各関数値は予定されている所定の運搬形態に応じた各域区分(加速域Z_1 ,略等速域Z_2 ,減速域Z_3 ,位付け調整域Z_4 )毎に設定されている。例文帳に追加

Each function value is set every area section (an acceleration area Z_1, a generally constant velocity area Z_2, a deceleration area Z_3, a positioning adjusting area Z_4) corresponding to a specified carrying pattern scheduled in advance. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS