「BicMOS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

BiCMOS SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF例文帳に追加

ＢｉＣＭＯＳ半導体装置及びその製造方法 - 特許庁

INTEGRATION SYSTEM OF BiCMOS HAVING RAISED EXTERNAL BASE例文帳に追加

隆起外部ベースを有するＢｉＣＭＯＳの集積方式 - 特許庁

BiCMOS SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURING METHOD THEREFOR例文帳に追加

ＢｉＣＭＯＳ半導体集積回路装置およびその製造方法 - 特許庁

MANUFACTURE OF BICMOS INTEGRATED CIRCUIT ON CONVENTIAL CMOS SUBSTRATE例文帳に追加

従来のＣＭＯＳ基板上にＢＩＣＭＯＳ集積回路を製造する方法 - 特許庁

To provide a bipolar transistor with a protruberant extrinsic self-aligned base that uses a selective epitaxial growth for BICMOS integration, and to provide a high-performance BiCMOS structure with minimum process complexity, without having to sacrifice the performances of either the bipolar transistors or CMOS devices.例文帳に追加

ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。 - 特許庁

BiCMOS PROCESS IMPROVED BY RESISTOR WITH SMALL TEMPERATURE COEFFICIENT OF RESISOTOR (TCRL)例文帳に追加

抵抗温度係数の小さい抵抗器（ＴＣＲＬ）による改善されたＢｉＣＭＯＳプロセス - 特許庁

To manufacture a BiCMOS where a CMOS transistor and a bipolar transistor are mixedly mounted on the same substrate by a simple process and at the same time to improve the reliability in the gate insulating film of the BiCMOS.例文帳に追加

ＣＭＯＳトランジスタと、バイポーラトランジスタとを同一基板に混載してなるＢｉＣＭＯＳを、簡便なプロセスで製造するとともに、当該ＢｉＣＭＯＳのゲート絶縁膜の信頼性を高める。 - 特許庁

This silicide formation is incorporated in a BiCMOS process flow after forming a raised and extrinsic base.例文帳に追加

このシリサイド形成は、盛上った外因性ベースを形成した後で、ＢｉＣＭＯＳプロセス・フローに組み込まれる。 - 特許庁

This is also applicable to a BiCMOS, where an insulating field effect transistor exists in the same substrate.例文帳に追加

これは、同一基板に絶縁電界効果トランジスタが存在するＢｉＣＭＯＳにおいてもあてはまる。 - 特許庁

To provide a method for manufacturing a BiCMOS type semiconductor device which can shorten a production process.例文帳に追加

製造工程の短縮が可能なＢｉＣＭＯＳ型半導体装置の製造方法を提供する。 - 特許庁

When an operational amplifier is formed using this BiCMOS element, pi transistors as BiCMOS elements are used for paired input transistors of a differential input means to realize an operational amplifier with high-accuracy, low-offset output.例文帳に追加

また、このようなＢｉＣＭＯＳ素子を用いてオペアンプを作成する際に、差動入力段のペア入力トランジスタにＢｉＣＭＯＳ素子のパイトランジスタを用いることにより、高精度低オフセット出力のオペアンプを実現する。 - 特許庁

To provide a method of easily manufacturing bipolar transistor and BiCMOS integrated circuit device having excellent characteristics.例文帳に追加

良好な特性のバイポ−ラトランジスタおよびＢｉＣＭＯＳ集積回路装置の簡易な製造方法の提供。 - 特許庁

A high-frequency transistor is jointed to a CMOS chip or a wafer, thus forming a BICMOS chip.例文帳に追加

この高周波トランジスタをＣＭＯＳチップまたはウェハに結合して、ＢＩＣＭＯＳチップを形成することができる。 - 特許庁

METHOD FOR PRODUCING HIGH PERFORMANCE SiGe HETERO- JUNCTION BIPOLAR TRANSISTOR BiCMOS ON SILICON WAFER ON INSULATOR例文帳に追加

高性能ＳｉＧｅヘテロ接合バイポーラトランジスタＢｉＣＭＯＳを絶縁体上シリコン基板に製造する方法 - 特許庁

This method can also be effective for a BiCMOS integrated circuit in which the insulation field effect transistors are also allocated on the same substrate.例文帳に追加

これは、同一基板に絶縁電界効果トランジスタが存在するＢｉＣＭＯＳ集積回路においても有効である。 - 特許庁

In the BiCMOS 31, the bipolar transistor (hereinafter abbreviated to a 'Tr') 35 is formed in the step of forming a CMOS 34.例文帳に追加

ＢｉＣＭＯＳ３１は、ＣＭＯＳ３４を形成する工程で、バイポーラトランジスタ（以下Ｔｒと略称）３５を形成する。 - 特許庁

To provide a method for forming a BiCMOS device comprising a deep sub-collector region and a self-aligning mark.例文帳に追加

深いサブコレクタ領域および自己整合性位置合せマークを有するＢｉＣＭＯＳデバイスを形成する方法を提供すること。 - 特許庁

To prevent a characteristic change caused due to the low surface concentration of the base region of the bipolar transistor of a BiCMOS.例文帳に追加

ＢｉＣＭＯＳのバイポーラトランジスタのベース領域の表面濃度の低いことに起因した特性変動を極力防止する。 - 特許庁

BIPOLAR TRANSISTOR WITH RAISED EXTRINSIC SELF-ALIGNED BASE USING SELECTIVE EPITAXIAL GROWTH FOR BICMOS INTEGRATION例文帳に追加

ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタ - 特許庁

To provide the structure of a BiCMOS transistor in which the source/ drain region of a MOS transistor will not be etched excessively, and the manufacture thereof.例文帳に追加

ＭＯＳトランジスタのソース／ドレイン領域が過度にエッチングされないＢｉＣＭＯＳトランジスタの構造および製造方法を提供する。 - 特許庁

A high-performance bipolar transistor with a raised extrinsic self-aligned base is integrated into a BiCMOS structure including CMOS devices.例文帳に追加

隆起した外因性自己整合型ベースを有する高性能バイポーラ・トランジスタが、ＣＭＯＳデバイスを含むＢｉＣＭＯＳ構造と統合される。 - 特許庁

Each first and second switching element 1000A and 1000B constitute a BICMOS inverter circuit, and contains a field-effect transistor and a bipolar transistor.例文帳に追加

各第１および第２のスイッチング素子１０００Ａ，Ｂは、ＢＩＣＭＯＳインバータ回路を構成し、電界効果型トラジスタおよびバイポーラトランジスタを含む。 - 特許庁

To provide a domino circuit capable of accelerating a circuit, reducing a circuit area, forming the domino circuit into a BiCMOS, and simplifying a MOS and a bipolar element mounting process.例文帳に追加

回路の高速化、回路面積の低減化、ドミノ回路のＢｉＣＭＯＳ化、ＭＯＳ、バイポーラ素子搭載プロセスの簡易化を可能としたドミノ回路。 - 特許庁

To provide a method for fabricating a polysilicon-polysilicon capacitor for use in a CMOS or BiCMOS integrated circuit simply and inexpensively.例文帳に追加

ＣＭＯＳまたはＢｉＣＭＯＳ集積回路で使用し、製造するのに複雑または高価でない、ポリシリコン−ポリシリコン・キャパシタを製造する方法を提供する。 - 特許庁

To provide a semiconductor device capable of providing a BiCMOS type integrated circuit device capable of enhancing performance at low cost, and to provide a method for manufacturing the same.例文帳に追加

低コストで性能向上が可能なＢｉＣＭＯＳ型半導体集積回路装置を実現することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a BiCMOS together with its manufacturing method wherein dropping of withstand voltage between an emitter and a collector of an LPNP (horizontal PNP transistor) that follows the lowered voltage of CMOS is prevented.例文帳に追加

ＣＭＯＳの低電圧化に伴うＬＰＮＰ（横型ＰＮＰトランジスタ）のエミッタ・コレクタ間の耐圧低下を防止したＢｉＣＭＯＳ、およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device and a method of manufacturing the semiconductor by which a BiCMOS semiconductor integrated circuit device is manufactured at a low cost and a high yield.例文帳に追加

低コストかつ高製造歩留まりで、ＢｉＣＭＯＳ型半導体集積回路装置を実現することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device which has high performance enough to exhibit together the performance of each element with different uses that is mounted to a semiconductor device such as BiCMOS, etc.例文帳に追加

ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置の製造方法を提供する。 - 特許庁

To provide a high performance semiconductor device capable of balancing every performance of each element for various applications mounted on the semiconductor device such as a BiCMOS, and to provide its manufacturing method.例文帳に追加

ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。 - 特許庁

To provide a stacked double polysilicon/MOS capacitor useful as the component of a BiCMOS device including a semiconductor substrate forming a first conductivity-type area on the surface.例文帳に追加

表面に第１導電型領域が形成された半導体基板を含むＢｉＣＭＯＳデバイスのコンポーネントとして有用な積層ダブル・ポリシリコン／ＭＯＳコンデンサを提供すること。 - 特許庁

A semiconductor device 100 is of a BiCMOS type in which in PMOS and NMOS regions 18 and 20, as in prior art BiCMOS semiconductor device, a P+-region 48 (source/drain region), an N+-region 44 (source/drain region) and a gate electrode 40 are silicided in their surface layers, for example, as a silicide layer 70.例文帳に追加

本半導体装置１００は、ＢｉＣＭＯＳ半導体装置であって、ＰＭＯＳ領域１８及びＮＭＯＳ領域２０では、従来のＢｉＣＭＯＳ半導体装置と同様に、Ｐ^+ 領域４８（ソース／ドレイン領域）、Ｎ^+ 領域４４（ソース／ドレイン領域）及びゲート電極４０の表層がシリサイド化され、例えばＣｏＳｉからなるシリサイド層７０が形成されている。 - 特許庁

The semiconductor device 1 is a BiCMOS semiconductor device, and is such that a bipolar transistor 20, an NMOS transistor 30, and a PMOS transistor 40 are formed as semiconductor elements on a semiconductor substrate 10.例文帳に追加

半導体装置１は、ＢｉＣＭＯＳ半導体装置であり、半導体基板１０上に、半導体素子として、バイポーラトランジスタ２０、ＮＭＯＳトランジスタ３０およびＰＭＯＳトランジスタ４０が形成されている。 - 特許庁

To improve, especially, flatness of a surface of an epitaxial layer formed on a semiconductor substrate in a method of manufacturing a BiCMOS as a semiconductor device in which microfabrication is needed.例文帳に追加

微細加工が求められる半導体装置であるＢｉＣＭＯＳの製造方法に関し、特に半導体基板上に形成されるエピタキシャル層の表面の平坦性を向上することを課題とする。 - 特許庁

To form a capacitor in which capacitance per unit volume is large, voltage dependence is low, and the absolute level is a MOS transistor level only by adding a mask in a process of manufacturing a BicMOS-type semiconductor device.例文帳に追加

ＢｉＣＭＯＳ型半導体装置のプロセスにおいて、マスクを一枚追加するだけで単位体積あたりの容量値が大きく、電圧依存性が小さく、絶対段差はＭＯＳトランジスタレベルの容量を形成する。 - 特許庁

An analogue charge amplifier 58 is constituted by integrated bipolar technique and the reader circuit 48 of the amplifier is embodied by a BICMOS process being a system of digital technique, preferably, current mode logic(CML) technique.例文帳に追加

本発明では、アナログ電荷増幅器５８が、集積バイポーラ技術で構成され、増幅器の読出し回路４８はデジタル技術、好適には電流モード論理（ＣＭＬ）技術の形式であるＢＩＣＭＯＳプロセスで具現化される。 - 特許庁

The manufacturing method for BiCMOS forms a gate in a CMOS region by patterning a conductive layer for the gate while forming a conductive layer pattern that defines an aperture for opening an active region in a bipolar transistor region.例文帳に追加

ゲート用導電層をパターニングしてＣＭＯＳ領域にゲートを形成すると同時にバイポーラトランジスタ領域の活性領域をオープンする開口部を定義する導電層パターンを形成するＢｉＣＭＯＳ製造方法。 - 特許庁

In a process of fabricating BiCMOS, a bipolar base layer 10 is formed, a polycrystal silicon layer 15 and an insulating layer 16 are formed by lamination, then the layer is patterned to form an emitter electrode 17 and a gate electrode 18.例文帳に追加

ＢｉＣＭＯＳ製造工程において、バイポーラのベース層１０を形成し、多結晶シリコン膜１５と絶縁膜１６を積層して形成した後、その積層をパターニングしてエミッタ電極１７とゲート電極１８を形成する。 - 特許庁

To obtain an insulated gate N-channel field effect type transistor having high breakdown voltage and a high ESD endurance strength without increasing a process and a circuit, and the body potential of an element can be set freely without recourse to semiconductor substrate potential in a BiCMOS integrated circuit.例文帳に追加

ＢｉＣＭＯＳ集積回路において、工程や回路面積を増加させずに、高耐圧と高ＥＳＤ耐量を有し、素子のＢｏｄｙ電位を半導体基板電位によらず自由に設定できる絶縁ゲートＮチャネル電界効果型トランジスタを提供する。 - 特許庁

To provide the manufacturing method of a high-performance BiCMOS semiconductor device, which can form a bipolar transistor and a CMOS circuit, corresponding to a power-supply voltage which is needed to each of the transistor and the CMOS circuit, and forms the transistor which does not affect the electrical characteristics of the CMOS circuit.例文帳に追加

互いに必要とされる電源電圧に対応するバイポーラトランジスタとＣＭＯＳの形成が可能で、かつバイポーラトランジスタの形成がＣＭＯＳの電気特性に影響を与えない、高性能なＢｉＣＭＯＳ型の半導体装置の製造方法を提供する。 - 特許庁

Related to the BiCMOS, the upper surface of an N-type base 104a of the LPNP is shielded with a conductive layer 107 (gate electrode material) of the same material as a gate electrode of an MISFET through an insulating film 106 thicker than a gate insulating film 105 of the MISFET.例文帳に追加

本発明のＢｉＣＭＯＳでは、ＬＰＮＰのＮ型ベース１０４ａの上面が、ＭＩＳＦＥＴのゲート絶縁膜１０５よりも膜厚の厚い絶縁膜１０６を介して、ＭＩＳＦＥＴのゲート電極と同一材質の導電層１０７（ゲート電極材料）でシールドされている。 - 特許庁

To provide a manufacturing method of a semiconductor device, which prevents reduction in hFE in low current due to an increase of the surface recombination current in a bipolar transistor and can microscopically form the device by forming an external base region in a self alignment manner to an emitter polycrystalline silicon film in a BiCMOS process.例文帳に追加

ＢｉＣＭＯＳプロセスにおいて、バイポーラトランジスタの表面再結合電流の増大による低電流でのｈ_FEの低下を防止し、外部ベース領域をエミッタ多結晶シリコンに対して自己整合的に形成することで微細化が可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a BICMOS integrated circuit device for a high-speed operation capable of securing the breakdown strength of a vertical bipolar transistor formed on an SOI wafer, even when the thickness of an SOI layer is reduced so as to accelerate an SOIMOS transistor and reduce power consumption and suppressing parasitic capacitance between a base and a collector.例文帳に追加

ＳＯＩＭＯＳトランジスタの高速化、低消費電力化を図るためにＳＯＩ層の厚さを薄くしても、ＳＯＩウエーハに形成される縦型バイポーラトランジスタの耐圧を確保でき、ベース−コレクタ間の寄生容量を小さく抑えた高速動作用のＢＩＣＭＯＳ集積回路デバイスを提供する。 - 特許庁

The method for manufacturing a BiCMOS integrated circuit has a step for forming a base region 211 of a bipolar transistor and a P-type well 212 of an N-channel MOS transistor in one injecting step, and a step for forming a collector contact body well 213 of the bipolar transistor and an N-type well 208 of a P-channel MOS transistor in one injecting step.例文帳に追加

ＢｉＣＭＯＳ集積回路を製造する方法は、バイポーラ・トランジスタのベース領域２１１とＮチヤンネルＭＯＳトランジスタのＰ形ウエル２１２とを１つの注入段階で作成する段階と、バイポーラ・トランジスタのコレクタ接触体ウエル２１３とＰチヤンネルＭＯＳトランジスタのＮ形ウエル２０８とを１つの注入段階で作成する段階とを有する。 - 特許庁

In a method of manufacturing a semiconductor device having a BiCMOS, a base region 14 is formed through implantation of ions, then a thermal treatment, is carried out for recovering from defects caused by implantation of ions, and then an oxide film is formed near the end of a gate electrode 11 on the surface of a substrate 1 or an oxide film formed on the surface is improved in film quality by a thermal oxidation treatment.例文帳に追加

また、ＢｉＣＭＯＳを有してなる半導体装置の製造方法の場合、イオン注入法によってベース領域１４を形成した後、イオン注入による欠陥回復のための熱処理を施し、その後、熱酸化処理を施すことによって基板１表面のゲート電極１１端近傍に酸化膜を形成しあるいはここの酸化膜の膜質を改善する。 - 特許庁