「Bipolar junction transistor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To obtain a bipolar transistor of a structure, wherein the junction capacity between an SiGe film and an Si film is greatly reduced and the transistor is superior in high-speed efficiency.例文帳に追加

ＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減し、高速性に優れたバイポーラトランジスタを得ることを課題とする。 - 特許庁

The bipolar transistor has the raised and extrinsic base, and the hetero-junction bipolar transistor has silicide positioned on the raised and extrinsic base.例文帳に追加

本発明は、また、盛上った外因性ベースを備えるバイポーラ・トランジスタとこの盛上った外因性ベース上に位置するシリサイドとを備えるヘテロ接合バイポーラ・トランジスタも提供する。 - 特許庁

The PN junction of the lateral bipolar transistor is formed of a lower concentration impurity region than the bipolar transistor of the lamination direction.例文帳に追加

横方向のバイポーラトランジスタのｐｎ接合は、積層方向のバイポーラトランジスタよりも低濃度の不純物領域によって形成されている。 - 特許庁

To provide an SiGeC heterojunction bipolar transistor in which high-speed operation can be maintained at the time of a high collector current, and to provide a manufacturing method of the SiGeC hetero junction bipolar transistor.例文帳に追加

本願発明は、高コレクタ電流時、高速動作を維持できるＳｉＧｅＣヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。 - 特許庁

HETERO-JUNCTION BIPOLAR TRANSISTOR EQUIPPED WITH SINGLE CRYSTAL EXTERNAL BASE AND EMITTER, AND METHOD RELATED THERETO例文帳に追加

単結晶外部ベース及びエミッタを備えたヘテロ接合バイポーラ・トランジスタ及び関連する方法 - 特許庁

HETERO-JUNCTION BIPOLAR TRANSISTOR(HBT) CIRCUIT, CIRCUIT DESIGNING METHOD THEREOF AND OPERATION ANALYZING METHOD USING THE SAME例文帳に追加

ヘテロジャンクション・バイポーラ・トランジスタ（ＨＢＴ）回路及びその回路設計方法並びにそれを用いた動作解析方法 - 特許庁

BIPOLAR JUNCTION TRANSISTOR WITH HIGH GAIN THAT CAN BE INTEGRATED WITH CMOS PROCESS, AND ITS FORMING METHOD例文帳に追加

ＣＭＯＳ工程と統合されることができる高い利得を有するバイポーラ接合トランジスタ及びその形成方法 - 特許庁

To provide a high-speed hetero junction bipolar transistor(HBT) of high productivity as well as its manufacturing method.例文帳に追加

生産性の高い高速のヘテロ接合バイポーラトランジスタ（HBT）及びその製造方法を実現することである。 - 特許庁

METHOD FOR PRODUCING HIGH PERFORMANCE SiGe HETERO- JUNCTION BIPOLAR TRANSISTOR BiCMOS ON SILICON WAFER ON INSULATOR例文帳に追加

高性能ＳｉＧｅヘテロ接合バイポーラトランジスタＢｉＣＭＯＳを絶縁体上シリコン基板に製造する方法 - 特許庁

SILICON CARBIDE BIPOLAR JUNCTION TRANSISTOR HAVING SILICON CARBIDE PASSIVATION LAYER ON BASE REGION AND METHOD OF FABRICATING THEREOF例文帳に追加

ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 - 特許庁

To provide a high-gain bipolar junction transistor that can be integrated with a CMOS process, and its forming method.例文帳に追加

ＣＭＯＳ工程に統合されることができる高利得を有するバイポーラ接合トランジスタ及びその形成方法を提供する。 - 特許庁

To provide a hetero-junction bipolar transistor having a base collector mesa having a stable shape, and to provide a method for manufacturing it.例文帳に追加

安定した形状のベースコレクタメサを有するヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。 - 特許庁

In one embodiment, the bipolar junction transistor has a collector, an intrinsic base, an external base, and an emitter in a relationship to lamination.例文帳に追加

一実施形態では、バイポーラ接合型トランジスタは積層関係にあるコレクタ、真性ベース、外部ベースおよびエミッタを備えている。 - 特許庁

To provide a hetero-junction bipolar transistor having a low on-state resistance and a high destructive breakdown voltage.例文帳に追加

低いオン抵抗を有し且つ高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To provide a hetero-junction bipolar transistor in which a parasitic capacitance can be reduced further, and its manufacturing method.例文帳に追加

寄生容量をより一層低減することができるヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。 - 特許庁

To provide a hetero junction bipolar transistor capable of reducing the collector voltage dependency of a gain and an amplifier provided with it.例文帳に追加

利得のコレクタ電圧依存性を低減できるヘテロ接合バイポーラトランジスタおよびそれを備える増幅器を提供する。 - 特許庁

To provide a "non-collector" silicon-on-insulator (SOI) bipolar junction transistor not provided with an impurity doped collector.例文帳に追加

不純物ドープ・コレクタを備えない「コレクタ無し」シリコン・オン・インシュレータ（ＳＯＩ）バイポーラ接合トランジスタ（ＢＪＴ）を提供すること。 - 特許庁

To provide a hetero-junction bipolar transistor (HBT) having a structure that can be reduced in base-collector capacitance and base resistance.例文帳に追加

ベース−コレクタ容量及びベース抵抗を低減できる構造を有するヘテロ接合バイポーラトランジスタ(ＨＢＴ)を提供する。 - 特許庁

To provide a hetero-junction bipolar transistor having improved breakage resistance without deteriorating the distortion characteristics and efficiency of a power amplifier.例文帳に追加

パワーアンプの歪特性及び効率を悪化させずに耐破壊性を向上させることが可能なヘテロ接合バイポーラトランジスタを提供すること - 特許庁

To provide a hetero-junction bipolar transistor meeting high breakdown resistance required following tendency for large output.例文帳に追加

高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To provide an epitaxial wafer for a hetero-junction bipolar transistor which is capable of improving a base-collector breakdown voltage without changing a collector layer in overall thickness.例文帳に追加

ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、コレクタ層の総厚さを変えずに、ベース・コレクタ耐圧を向上させる。 - 特許庁

To provide a hetero-junction bipolar transistor having a high withstand voltage characteristic excellent in a high destructive breakdown voltage which is required in association with increase in output.例文帳に追加

高出力化に付随して要求される破壊耐圧に優れた高耐圧化特性を有するヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

In one embodiment, a method provides a bipolar junction transistor (202) that is coupled to a first power supply (204).例文帳に追加

一実施形態において、一方法は、第１の電力源(204)に結合されるバイポーラ接合トランジスタ(202)を提供する。 - 特許庁

To provide the structure of a bipolar junction transistor (BJT) compatible with a process of a vertical MOSFET and to provide a method for processing the same.例文帳に追加

縦型ＭＯＳＦＥＴの加工と両立性があるバイポーラ接合トランジスタ（ＢＪＴ）の構造および加工方法を提供する。 - 特許庁

To provide a hetero-junction bipolar transistor having high-speed operation properties/high-current driving force, and to provide its manufacturing method.例文帳に追加

高速動作性・高電流駆動力を有するヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。 - 特許庁

To reduce the base resistance of a heterojunction bipolar transistor as well as its junction capacitance at the same time so as to improve the electric characteristics.例文帳に追加

ヘテロ接合バイポーラトランジスタのベース抵抗の低減と接合容量の低減を同時に達成し、電気的特性を向上させる。 - 特許庁

To provide an epitaxial wafer for an HBT (Hetero junction Bipolar Transistor) having an emitter-base interface of low density at the level of a recombination center.例文帳に追加

再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハを提供する。 - 特許庁

To provide a hetero-junction bipolar transistor for improving a high frequency and manufacturing yield.例文帳に追加

高周波特性を改善と、製造歩留まりが向上したヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。 - 特許庁

To provide a hetero-junction bipolar transistor which satisfies high breakdown resistance required in association with increase in output.例文帳に追加

高出力化に付随して要求される高耐破壊化を満たすヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To provide a hetero junction bipolar transistor, which has a base layer of GaAsSb, and can realize a high current gain cut-off frequency (fT).例文帳に追加

ＧａＡｓＳｂからなるベース層を有し、かつ、高いｆ_T を実現することができるＨＢＴを提供する。 - 特許庁

The first circuit includes a first type first MOS transistor, a second type first MOS transistor, and a first bipolar junction transistor.例文帳に追加

第一の回路は、第一の形式の第一のMOSトランジスタ、第二の形式の第一のMOSトランジスタ、及び第一のバイポーラ接合トランジスタを含むようにする。 - 特許庁

The second circuit is constituted of a first type second MOS transistor, a second type second MOS transistor, resistor, and a second bipolar junction transistor.例文帳に追加

第二の回路を、第一の形式の第二のMOSトランジスタ、第二の形式の第二のMOSトランジスタ、抵抗器、及び第二のバイポーラ接合トランジスタから構成する。 - 特許庁

A PN junction diode between an emitter electrode (22) and a collector electrode (23) of the insulated gate bipolar transistor is built through a PN junction formed between the peripheral base region (27) and the first base region (16).例文帳に追加

周辺ベース領域(27)と第１のベース領域(16)との間に形成されるＰＮ接合により、絶縁ゲート型バイポーラトランジスタのエミッタ電極(22)とコレクタ電極(23)との間にＰＮ接合ダイオードを形成する。 - 特許庁

Due to such a structure, a base-collector junction capacitance C_BC and a base-emitter junction capacitance C_BE are significantly reduced, and the high frequency characteristics of the bipolar transistor can be improved.例文帳に追加

このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。 - 特許庁

In a bipolar transistor using an SiGe mixed crystal layer as a base, the Ge compsns. of an emitter-base junction region and base-collector junction region which is adjacent the base layer are made higher than the Ge compsn. of the base layer.例文帳に追加

SiGe混晶層をベースに用いたバイポーラトランジスタにおいて、ベース層に隣接するエミッタ-ベース接合領域とベース−コレクタ接合領域のGe組成を、ベース層のGe組成よりも高くした構造。 - 特許庁

To provide, at low costs, a bipolar transistor having the excellent high frequency characteristic by forming a SIC layer having the predetermined retro-grade profile with the simplified process and by reducing a junction capacitance between the base and collector in the method of manufacturing the bipolar transistor including the SIC layer.例文帳に追加

ＳＩＣ層を有するバイポーラトランジスタの製造方法において、簡便な工程により所望のレトログレードプロファイルを有するＳＩＣ層を形成すると共にベース・コレクタ間の接合容量を低減して、高周波特性に優れたバイポーラトランジスタを低コストで提供する。 - 特許庁

To reduce a transistor in parasitic resistance in a state of realizing shallow junction of an emitter base, in a method of manufacturing a bipolar transistor whose emitter diffusion layer is formed by diffusing impurities from an emitter polysilicon electrode.例文帳に追加

エミッタポリシリコン電極からの不純物拡散によってエミッタ拡散層を形成するバイポーラトランジスタの製造方法において、エミッタベースの浅接合を実現した状態でトランジスタの寄生抵抗を低減させる。 - 特許庁

To provide a semiconductor device reduced in the area of a bipolar transistor while junction leakage due to crystal defects is prevented, and improved in transistor characteristics by reducing a collector capacity, and to provide a manufacturing method of the same.例文帳に追加

結晶欠陥による接合リークを防止しながら、バイポーラトランジスタの面積を縮小し、コレクタ容量の低減によってトランジスタ特性を向上できるようにした半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method for forming a high-performance bipolar junction transistor and a CMOS transistor with integration by reducing the number of masking steps.例文帳に追加

マスキングステップを少なくして高性能なバイポーラ接合形トランジスタ及びＣＭＯＳトランジスタを集積して形成する方法を提供する。 - 特許庁

To simultaneously manufacture a vertical bipolar transistor and a junction field-effect transistor without production of non-etched parts, while preventing production of deficiencies in characteristics.例文帳に追加

エッチング残りが生ずることがなく、特性不良の発生を防止でき、縦型バイポ─ラトランジスタおよび接合型電界効果トランジスタを同時に製造する。 - 特許庁

To reduce a leak current at an emitter/base junction and base resistance in a bipolar transistor which is suited for constructing an integrated circuit along with a CMOS type transistor of an LDD (Lightly Doped Drain) structure.例文帳に追加

ＬＤＤ構造のＣＭＯＳ型トランジスタと共に集積回路を構成するに好適なバイポーラトランジスタにおいて、エミッタ−ベース間接合リーク電流及びベース抵抗を低減する。 - 特許庁

A diode temperature sensor element and a temperature measuring device using the same are provided in which one PN junction is short-circuited and two terminals can be taken outside in a semiconductor chip where a bipolar transistor is handled as a diode by short-circuiting one PN junction among two PN junctions and the diode is used as a temperature sensor to form a bipolar transistor.例文帳に追加

バイポーラトランジスタの2個のｐｎ接合のうち、一方のｐｎ接合を短絡してダイオードとして取り扱い、このダイオードをダイオード温度センサとして用い、バイポーラトランジスタを形成している半導体チップ内で、一方のｐｎ接合を短絡してあり、外部には、二端子として取り出すようにしたダイオード温度センサ素子と、これを用いた温度計測装置を提供する。 - 特許庁

To obtain a hetero junction bipolar transistor of high current gain, by avoiding crystalline degradation of a carbon-added InGaAs layer by thermal history in an organometallic chemical vapor deposition process, in a preparation method of a hetero junction bipolar transistor with a carbon-added InGaAs layer as a base layer.例文帳に追加

炭素添加ＩｎＧａＡｓ層をベース層として有するヘテロ接合バイポーラトランジスタの作製方法において、有機金属化学気相成長工程中の熱履歴による炭素添加ＩｎＧａＡｓ層の結晶性劣化を回避することにより、電流利得の高いヘテロ接合バイポーラトランジスタを得ること。 - 特許庁

To improve the maximum oscillation frequency fmax by reducing the parasitic capacity Cbc between a base and collector in the hetero-junction bipolar transistor having a mesa of emitter.例文帳に追加

エミッタメサを有するヘテロ接合型バイポーラトランジスタにおいて、ベース−コレクタ間の寄生容量Ｃｂｃを低減させ、最大発振周波数ｆｍａｘを向上させること。 - 特許庁

To reduce a production period of time while providing a superior performance product, and also to improve a control power of impurities (hydrogen ion density) of a hetero junction bipolar transistor.例文帳に追加

製造時間を短縮しつつ、優秀性能製品を提供し、且つヘテロ接合バイポーラートランジスターの不純物（水素イオン濃度）の制御力を改善する。 - 特許庁