「Bit」に関連した英語例文の一覧と使い方(83ページ目) - Weblio英語例文検索

An 8-bit identifier unique for each board. 例文帳に追加

各基板ごとに与えられる、固有の8ビットid。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

A bit error rate calculation section 30 calculates the bit error rate of a coded signal received by a communication system, that transmits the coded signal containing information bit and redundant bit, where predetermined process has been applied to the information bit.例文帳に追加

ビット誤り率算出部３０は、情報ビットと該情報ビットに所定の処理を施した冗長ビットとを含む符号化信号を伝送する通信システムにおいて受信された符号化信号のビット誤り率を算出する。 - 特許庁

A semiconductor storage device has sense global bit lines connected to a sense amplifier, writing global bit lines connected to a write amplifier, and a selection circuit for selectively connecting at least one of the sense global bit lines and the write global bit lines with bit lines.例文帳に追加

センスアンプに接続されるセンス用グローバルビット線と、ライトアンプに接続されるライト用グローバルビット線と、センス用およびライト用グローバルビット線の少なくとも一つと上記ビット線を選択的に接続する選択回路を有する。 - 特許庁

AND circuits 141, 142 output a bit error signal when an upper level bit adjacent to a non-reversed bit is reversed and a NOT circuit 151 outputs a bit error signal when the lowest bit is not reversed.例文帳に追加

論理積回路１４１及び１４２は、反転されないビットに隣接する上位ビットが反転された場合ビット誤り信号を出力し、論理否定回路１５１は、最下位ビットが反転されない場合ビット誤り信号を出力する。 - 特許庁

Then, bit indexes of the elements constituting one unit of components are joined (OR by every bit), bit indexes by unit of components is calculated, the bit indexes of the unit of components constituting a sentence is further joined and the bit index of the sentence is calculated.例文帳に追加

そして、１つのまとまり単位を構成する要素のビットインデックスを合併（ビットごとの論理和）して、まとまり単位のビットインデックスを求め、更に文を構成するまとまり単位のビットインデックスを合併して文のビットインデックスを求める。 - 特許庁

A semiconductor device of the present invention has a hierarchical bit line configuration consisting of local bit lines LBL and global bit lines GBL, and comprises hierarchical switches SW for controlling connection between the local bit lines LBL and the global bit lines GBL.例文帳に追加

本発明の半導体装置は、ビット線構成がローカルビット線ＬＢＬとグローバルビット線ＧＢＬとに階層化され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間の接続を制御する階層スイッチＳＷを備えている。 - 特許庁

A code addition section 304 adds an additional bit Y of a logical value 1 to the bit bundle 2 when the number of logical values '1s' included in the bit bundle 2 is 0 or 1, or adds the additional bit Y of a logical value 0 to the bit bundle 2 in other cases.例文帳に追加

符号付加部３０４は、ビット束２に含まれる論理値１の数が０または１である場合には、論理値１の付加ビットＹをビット束２に付加し、これ以外の場合には論理値０の付加ビットＹをビット束２に付加する。 - 特許庁

The encoder generates the redundant bit stream so that each of bits contained in the redundant bit stream can also be functioned as a parity bit for one of a plurality of divided information bit streams resulting from dividing the information bit stream.例文帳に追加

符号化部は、冗長ビット列に含まれる少なくとも１つのビットのそれぞれが、情報ビット列を複数に分割した分割情報ビット列の１つに対するパリティビットとしても機能するように、冗長ビット列を生成する。 - 特許庁

In the interface card 10, a data storage part 18 is provided, which is connected to a first data bus 20 of a first bit width (for example, 16-bit width) and in which data for a larger second bit width (for example, 32-bit width) than the first bit width can be accumulated.例文帳に追加

インタフェースカード１０は、第一のビット幅（例えば１６ビット幅）の第一データバス２０に接続され第一のビット幅より大きな第二のビット幅（例えば３２ビット幅）分のデータを蓄積可能なデータ記憶部１８を備える。 - 特許庁

In a first embodiment, a switch selected out of pairs of current switch connected between each end of pairs of bit line in which each of bit lines are selected links bit lines being enabled and selected, one bit write-in current performs write-in simultaneously for each bit/cell in both bit lines.例文帳に追加

第１実施例において、各々が選択される対のビット線の各端の間に接続される１対の電流スイッチのうち選択されたスイッチが可能化されて選択されたビット線を連鎖させ、１つのビット書込電流が両方のビット線内の個々のビット・セルに同時に書き込む。 - 特許庁

The encoder is provided with an information bit storage part for storing an information bit generated in the error correction coder in addition to a parity bit storage part, and a transmission bit control part controls the transmission of one or both of the stored information bit and parity bit.例文帳に追加

符号化装置は、パリティビット格納部に加えて、誤り訂正符号化器で生成された情報ビットを格納する情報ビット格納部を備え、送信ビット制御部が、格納されている情報ビットとパリティビットのどちらか、若しくは、双方を送信させるかを制御する。 - 特許庁

An m-bit digital signal is segmented in units of n-bit (n≤m/2) in a range from the least significant bit to the most significant bit, an n-bit digital signal for each unit is converted into a first voltage or a second voltage for each bit, and the voltages are each applied to n first capacitors.例文帳に追加

ｍビットのデジタル信号を最下位ビットから最上位ビットまでｎビット（ｎ≦ｍ／２）毎の単位で区切り、各単位のｎビットのデジタル信号を各ビット毎に第１電圧又は第２電圧に変換し、これらの電圧をそれぞれｎ個の第１コンデンサに印加する。 - 特許庁

An m-n bit digital converting unit 313 is designed to receive the m bit digital signal D1, and to convert the m bit digital signal D1 to an n bit digital signal D2 (herein m is not less than n) in response to a k bit control signal D3 after being linked to the m bit analog-digital converter 312.例文帳に追加

ｍ−ｎビットデジタル変換ユニット３１３は、ｍビット・アナログ−デジタル・コンバータ３１２へ連結され、ｍビットデジタル信号Ｄ１を受信し、ｋビット制御信号Ｄ３に応答してｍビットデジタル信号Ｄ１をｎビットデジタル信号Ｄ２へ変換する（ここで、ｍはｎ以上である）。 - 特許庁

This scrambler circuit is provided with an n-bit matrix operation circuit 10 receiving an n-bit (n is an integer of ≥2) input signal A, and an n-bit register circuit 20 receiving the n-bit signal outputted form the n-bit matrix operation circuit 10 and outputting an n-bit output signal B.例文帳に追加

ｎビット（ｎは２以上の整数）の入力信号Ａが入力されるｎビットマトリクス演算回路１０と、ｎビットマトリクス演算回路１０から出力されるｎビットの信号が入力されてｎビットの出力信号Ｂを出力するｎビットレジスタ回路２０とを備える。 - 特許庁

According to the code rule that the encoding device uses, one of four kinds of bit streams that the information data possibly include is converted into a four-bit bit stream wherein two bits at successive bit positions have values of "1" and a four-bit bit stream wherein all bits have values of "0" alternately.例文帳に追加

符号化装置で使用される符号則においては、情報データがとり得る４種類のビット列に関して、いずれか１種類のビット列は、ビット位置が連続する２ビットの各値が“１”を示す４ビットのビット列と、全ビットの値が“０”を示す４ビットのビット列とに交互に変換される。 - 特許庁

The decoder is provided with: a storage part for respectively storing the received information bit or parity bit; an information bit prediction part for predicting the information bit; an input information bit generation part for generating an input information bit by combining the output of the information bit prediction part and the output of the information bit storage part; and an error correction decoding part for decoding the systematic code.例文帳に追加

復号装置は、受信した情報ビット又はパリティビットをそれぞれ格納する格納部と、情報ビットを予測する情報ビット予測部と、情報ビット予測部の出力と情報ビット格納部の出力とを組み合わせて入力情報ビットを生成する入力情報ビット生成部と、組織符号を復号する誤り訂正復号部とを備える。 - 特許庁

The acquired reception data bit pattern is collated successively in each bit unit with a collation bit pattern generated by using a stored ephemeris, and suitability between the reception data bit pattern and the collation bit pattern is determined based on an accumulated continuous bit length acquired by adding a bit length determined to be continuously consistent by collation to a bit length determined to be continuously inconsistent.例文帳に追加

そして、取得した受信データビットパターンと、格納済みのエフェメリスを用いて生成した照合用ビットパターンとをビット単位で順番に照合していき、照合によって連続して一致したと判定されたビット長及び連続して不一致と判定されたビット長を合算した累積連続ビット長に基づいて、受信データビットパターンと照合用ビットパターンとの適否を判定する。 - 特許庁

A low bit comparison image generating section 31-r performs reduction of the bit number of a comparison image and generates a piece of image data DVrb of a low bit comparison image.例文帳に追加

低ビット参照画像生成部３１-rは、参照画像のビット数削減を行い低ビット参照画像の画像データＤＶrbを生成する。 - 特許庁

A bit error rate measurer measures the bit error rate of a header part of a received radio block.例文帳に追加

ビット誤り率測定器は、受信された無線ブロックのヘッダ部分のビット誤り率を測定する。 - 特許庁

A high order bit extracting circuit 14 extracts the data of high order 4-bit from each image data.例文帳に追加

上位ビット抽出回路１４は、各画像データから上位４ビットのデータを抽出する。 - 特許庁

To provide a method of forming the bit line of a semiconductor element for reducing the resistance of the bit line.例文帳に追加

ビットラインの抵抗を減らすための半導体素子のビットライン形成方法を提供する。 - 特許庁

To facilitate decoding of bit streams of different encoding systems and generation of the bit streams.例文帳に追加

異なる符号化方式のビットストリームの復号化やビットストリームの生成を容易に行えるようにする。 - 特許庁

Since the data Vs in 1 bit can be transmitted, the data Vs can be assigned to a particular bit of outgoing data.例文帳に追加

データＶｓは１ビットあれば伝送可能であるので、下りデータの特定ビットに割当てる。 - 特許庁

A bit position at the time of fetching each bit in one character based on the frequency-division clock CLKZ is decided by a bit position deciding part 5.例文帳に追加

この分周クロックＣＬＫＺに基づいた、１キャラクタにおける各ビットを取り込む際のビット位置をビット位置決定部５で決定する。 - 特許庁

A section C which is a bit stream equal to or more than the average bit rate Bsmax is reencoded upon combining, and is combined with a bit rate being lowered.例文帳に追加

平均ビットレートＢsmax以上のビットストリームである区間Ｃは、結合の際、再符号化され、ビットレートが下げられた状態で、結合される。 - 特許庁

The least significant bit is replaced with a parity detection bit, among the row of bits to which parity detection is executed.例文帳に追加

パリティ検出が施されるビット列のうち、最下位ビットをパリティ検出ビットに置き換える。 - 特許庁

BIT STRING SEARCH DEVICE, SEARCH METHOD AND PROGRAM例文帳に追加

ビット列検索装置、検索方法及びプログラム - 特許庁

To reduce a memory cell area per bit.例文帳に追加

１ビットあたりのメモリセル面積を縮小する。 - 特許庁

To provide an error inspection device which efficiently executes error inspections applied to 32-bit header packets and 64-bit body packets.例文帳に追加

３２ビットのヘッダパケットと６４ビットのボディパケットに対する誤り検査を効率よく実行する。 - 特許庁

When the number is equal to or greater than the 2nd threshold, the bit position is specified as a potential framing bit position, namely, a possible framing bit position.例文帳に追加

この数が第２の閾値以上である場合、ビット位置を、潜在的なフレーミング・ビット位置すなわち可能なフレーミング・ビット位置として特定する。 - 特許庁

The bit selection control circuit 20 consists of a timing generating section 21, a maximum value storage section 22, a bit shift section 23, a decision/count section 24, and a bit shift section 25.例文帳に追加

ビット選択制御回路２０は、タイミング発生部２１、最大値保持部２２、ビットシフト部２３、判定／計数部２４、ビットシフト部２５から成る。 - 特許庁

Accordingly, in trace back processing, only by repeatedly extracting a most significant bit of the transition source state bit, a decoding bit can be outputted.例文帳に追加

よって，トレースバック処理ではその遷移元状態ビットの最上位ビットの抽出を繰り返すだけで復号ビットを出力することができる。 - 特許庁

INSERT CHIP FOR PETROLEUM EXCAVATION TRICONE BIT, MANUFACTURING METHOD THEREOF, AND PETROLEUM EXCAVATION TRICONE BIT例文帳に追加

石油掘削用トリコンビットのインサートチップおよびその製造方法ならびに石油掘削用トリコンビット - 特許庁

A column switch circuit (37) connects the main bit line specified by an address signal out of a plurality of main bit lines to a common bit line CNBL.例文帳に追加

カラムスイッチ回路（３７）は、複数の主ビット線の中からアドレス信号で指定された主ビット線を共通ビット線ＣＭＢＬに接続する。 - 特許庁

SHIELD MACHINE AND EXCHANGING METHOD FOR CUTTER BIT例文帳に追加

シールド掘進機、及び、カッタービットの交換方法 - 特許庁

Second encoded bit-signal mapping is different from first encoded bit-signal mapping.例文帳に追加

第２のコード化されたビット−信号マッピングは、第１のコード化されたビット−信号マッピングとは異なる。 - 特許庁

This control register 203 has a hold request bit (IDL-REQ) 31 and an interrupt request bit (INT-REQ) 37.例文帳に追加

制御レジスタ２０３は、ホールドリクエストビット（IDL-REQ）３１及び割り込みリクエストビット（INT-REQ）３７を有している。 - 特許庁

To perform high speed multi-bit discrimination by reducing circuit occupancy area of a multi-bit test circuit.例文帳に追加

マルチビットテスト回路の回路占有面積を低減し、かつ高速でマルチビット判定を行なう。 - 特許庁

CIRCUIT AND METHOD FOR CORRECTING BIT ERROR OF PSEUDO RANDOM SIGNAL, BIT ERROR RATE MEASURING INSTRUMENT AND RECORDING MEDIUM RECORDING BIT ERROR CORRECTION PROGRAM例文帳に追加

擬似ランダム信号のビット誤り訂正回路及び方法、ビットエラーレート測定装置、並びにビット誤り訂正プログラムを記録した記録媒体 - 特許庁

A bit giving part 32 gives a bit corresponding to the kind of each data to XML data.例文帳に追加

ビット付与部３２では、ＸＭＬデータに対して各ノードの種類に応じたビットを付与する。 - 特許庁

The selection number is the 4-bit data, and smaller than the candidate value of the 8-bit data.例文帳に追加

選択番号は、４ビットのデータであって、８ビットデータの候補値よりも小さいデータである。 - 特許庁

I-bit (i<=k) data are stores in the first memory cell, and h-bit (h<i) data generated from the i-bit data are stored in the second memory cell.例文帳に追加

第１メモリセルにｉビット（ｉ＜＝ｋ）のデータを記憶し、第２メモリセルにｉビットのデータより生成されるｈビット（ｈ＜ｉ）のデータを記憶する。 - 特許庁

To accurately position a head above a target bit during writing to a bit pattern medium (BPM).例文帳に追加

ビットパターン媒体（ＢＰＭ）において書込中、対象ビット上方にヘッドを正確に配置する。 - 特許庁

The bit pattern written in the main memory 12 is compared with the read bit pattern and inspection data whether or not the bit patterns coincide is acquired.例文帳に追加

主メモリ１２に書き込んだビットパターンと読み出したビットパターンとを比較し、これらのビットパターンが一致するか否か等の検査データを取得する。 - 特許庁

In the extension hierarchy, bit plane encoding is performed.例文帳に追加

拡張階層ではビットプレーン符号化を行う。 - 特許庁