「Clock Generator」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

WORD CLOCK GENERATOR TO SYNCHRONIZE WITH TIMING REFERENCE BIT STRING IN SERIAL DIGITAL SIGNAL例文帳に追加

シリアル・デジタル信号に内在するタイミング基準ビット列に同期するワード・クロック発生器 - 特許庁

A satellite navigation receiver includes a processing unit, a clock generator, and a power management interface.例文帳に追加

衛星ナビゲーション受信器は、処理ユニット、クロック生成器、及び電力管理インタフェースを含む。 - 特許庁

VCO is a clock generator for adjusting synchronization between both generators and timing between both detectors.例文帳に追加

ＶＣＯは両ジェネレータの同期と両検出器のタイミングをとるクロック発生器である。 - 特許庁

USE OF I2C PROGRAMMABLE CLOCK GENERATOR PROVIDING VARIATION OF FREQUENCY UNDER BMC CONTROL例文帳に追加

ＢＭＣ制御下において周波数変化を可能にするＩ２Ｃプログラマブルクロックジェネレータの使用 - 特許庁

Especially when the external clock generator is turned off, high energy-saving effect can be obtained.例文帳に追加

特に外部クロック生成器がオフすると、非常に省エネルギーすることが可能である。 - 特許庁

The generator 126 generates 66 MHz and 100 MHz clock signals.例文帳に追加

クロック発生器１２６は，６６ＭＨｚおよび１００ＭＨｚクロック信号を発生する。 - 特許庁

To remove noise caused by the change of a clock signal in an image signal which is acquired by a CCD operated by using the clock signal of a spread spectrum clock generator (SSCG).例文帳に追加

ＳＳＣＧのクロック信号を用いて動作するＣＣＤにより取得された画像信号においてクロック信号の変動に起因して生じるノイズを除去する。 - 特許庁

To provide a spread spectrum clock generator capable of generating a spread spectrum clock signal with cycle variation to satisfy the ideal spread spectrum clock technology.例文帳に追加

理想的な帯域拡散クロック技術を満足する周期変化を有する帯域拡散クロック信号を発生することができる帯域拡散クロック発生器を提供する。 - 特許庁

When the frequency of the sampling clock is changed, the CPU of the first or second signal generator calculates the clock number of the sampling clock and phase equivalent to the delay amount of the communication.例文帳に追加

第１又は第２信号発生装置のＣＰＵは、サンプリング周波数が変更されると、通信遅延量に相当するサンプリング・クロックのクロック数と位相を計算する。 - 特許庁

A clock correction circuit 6 changes the clock period of a clock pulse generator 11 so as to cancel the increment/decrement of the average number of pulses when the average number is changed.例文帳に追加

この平均パルス数が増減したときに、その増減を打ち消すようにクロックパルス発生器１１のクロック周期を変更するクロック補正回路６を設ける。 - 特許庁

An example of further circuits is a clock generator 4 which generates a current operation signal indicative of a currently generated clock signal or possibly currently available clock signals.例文帳に追加

追加の回路の例は、現在発生させられているクロック信号、あるいは現在使用可能なクロック信号を示す現状動作信号を発生するクロック発生器４である。 - 特許庁

Each of a COMLSI and an LGLSI 1 which are stacked has a PLL which multiplies a crystal oscillator clock signal, a clock pulse generator which distributes the clock signal, and flip-flop circuits.例文帳に追加

積層されたＣＯＭＬＳＩ及びＬＧＬＳＩ１は、水晶発振器クロック信号を逓倍するＰＬＬ、クロック信号を分配するクロックパルスジェネレータ、フリップフロップ回路を具備する。 - 特許庁

The local oscillation signal generator unit includes a first reference clock generator for generating a first reference clock, a second reference clock generator for generating a second reference clock having a different frequency from the first reference clock, a selector for selecting the clock producing a smaller spurious between the first reference clock and the second reference clock, and a local oscillator for generating the local oscillation signal using the selected reference clock.例文帳に追加

局部発振信号生成装置であって、第一の基準クロックを生成する第一基準クロック生成部と、第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、局部発振信号の生成において用いられる基準クロックを、第一の基準クロックと第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、選択された基準クロックを用いて局部発振信号を生成する局部発振部と、を備える。 - 特許庁

To provide a clock signal synchronization circuit for synchronizing clock signals between a plurality of modules without using any externally existing common clock signal generator.例文帳に追加

外部に存在する共通のクロック信号発生器を用いることなく、複数のモジュール間におけるクロック信号の同期を得るクロック信号同期回路を提供する。 - 特許庁

To provide a clock signal generator for generating a clock signal whose signal waveform deviation and whose phase distortion due to signal delay is hardly generated in clock signal transmission.例文帳に追加

クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。 - 特許庁

A clock trigger generator circuit generates an internal clock signal and shortens a standby time of output of data for an external clock signal CLKESDR by decoding an address signal.例文帳に追加

クロックトリガ・ジェネレータ回路は、アドレス信号をデコードすることで、内部クロック信号を生成して外部クロック信号CLKESDRに対してデータの出力の待ち時間を短縮する。 - 特許庁

The testing device of the semiconductor integrated circuit includes a first waveform generator 1a for supplying a first test clock generated by masking an optionlal clock pulse of a clock having a first frequency to a first clock domain and a second waveform generator 1b for supplying a second test clock generated by masking an optional clock pulse of a clock having a second frequency to a second clock domain.例文帳に追加

本発明にかかる半導体集積回路の試験装置は、第１の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第１のテストクロックを第１のクロックドメインに供給する第１の波形生成器１ａと、第２の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第２のテストクロックを第２のクロックドメインに供給する第２の波形生成器１ｂと、を備える。 - 特許庁

A server apparatus 30 is provided with a clock generator 210 for transmitting a clock signal to each of clients connected to a network and a message receiving unit for receiving messages from the client, and for making the clock generator 210 temporarily stop the transmission of the clock signal.例文帳に追加

サーバ装置３０は、ネットワークに接続されたクライアントの各々にクロック信号を送信するためのクロック発生器２１０と、クライアントからのメッセージを受取り、クロック発生器２１０にクロック信号の送信を一時的に停止させるメッセージ受信ユニットとを含む。 - 特許庁

The sound source system is provided individually with a clock generator 84 which generates a system clock SCK to be supplied to a CPU 30 etc., through an internal bus 20 and a clock generator 85 which generates a clock ACK for waveform synthesis to be supplied to a waveform synthesizer 72 of a sound source accelerator 70.例文帳に追加

内部バス２０を介してＣＰＵ３０等へ供給するシステムクロックＳＣＫを生成するクロック発生部８４と、音源アクセラレータ７０の波形合成器７２に与える波形合成用クロックＡＣＫを生成するクロック発生部８５とを別個に設ける。 - 特許庁

The clock control unit 12 reads an instruction of the program out of the ROM 11 and stops supplying the clock signal from the clock generator 13 when the instruction is an instruction for stopping the supply of the clock signal to the CPU 17 or stops supplying the clock signal from the clock generator 14 when the instruction is an instruction for stopping the supply of the clock signal to the CPU 18.例文帳に追加

クロック制御装置１２は，ＲＯＭ１１からプログラムの命令を読み出し，この命令がＣＰＵ１７へのクロック信号の供給を停止する命令である場合には，クロック発生器１３からのクロック信号の供給を停止し，この命令がＣＰＵ１８へのクロック信号の供給を停止する命令である場合には，クロック発生器１４からのクロック信号の供給を停止する。 - 特許庁

The first and second signal generators are coupled by a dedicated cable, and a sampling clock, a sequence clock, and a trigger/event signals are provided by a first signal generator to the second signal generator.例文帳に追加

第１及び第２信号発生装置は、専用ケーブルで結合され、サンプリング・クロック、シーケンス・クロック、トリガ／イベント信号が第１信号発生装置から第２信号発生装置に供給される。 - 特許庁

In a device for generating a clock signal having a desired phase from input multi-phase clock signals, an intermediate clock generator (11) generates, by using one of the input multi-phase clock signals as a reference clock signal, multi-phase intermediate clock signals in which one cycle is equal to a plurality of cycles of the reference clock signal.例文帳に追加

入力された多相クロック信号から所望の位相のクロック信号を生成する装置において、中間クロック生成器（１１）は、多相クロック信号のいずれか一つを基準クロック信号として、基準クロック信号の複数周期を１周期とする多相中間クロック信号を生成する。 - 特許庁

To obtain an electronic control type mechanical clock capable of improving start-up performance of a generator(rotor) without disturbing small- sizing of a clock.例文帳に追加

時計の小型化を阻害せずに発電機（ロータ）の起動性を向上させることができる電子制御式機械時計を提供すること。 - 特許庁

To realize a clock generator which realizes a low jitter while keeping a clock duty ratio and an IC tester using the same.例文帳に追加

クロックのデューティ比を維持しつつ、低ジッタを実現するクロック発生装置及びこれを用いたＩＣテスタを実現することを目的にする。 - 特許庁

A clock generator 13 generates a clock which is frequency modulated by a modulation signal input MOD from the outside by a PLL.例文帳に追加

クロック発生器１３は、外部からの変調信号入力ＭＯＤにより周波数変調されたクロックをＰＬＬにより生成する。 - 特許庁

A frequency correcting unit 9 corrects the clock S_1 generated at the clock generator 8 by using the correction signal generated at the synchronization unit 13.例文帳に追加

周波数補正部９は、同期部１３で生成された補正信号を用いて、クロック発生器８で生成されるクロックＳ_1を補正する。 - 特許庁

On receipt of a filter oscillation signal FSL and the filter frequency signal FPL, a clock generator 40 outputs a clock signal CLK.例文帳に追加

クロック生成回路４０は、フィルタ発振信号ＦＳＬおよびフィルタ周波数信号ＦＰＬを受けて、クロック信号ＣＬＫを出力する。 - 特許庁

Referring to clock from a built-in clock generator, counting is started in a control circuit on the basis of the timing of a battery voltage detection unit.例文帳に追加

電池電圧検出部のタイミングを基準とし、内蔵クロックジェネレータのクロックを参照して制御回路においてカウントを開始する。 - 特許庁

An output signal generated from the programmable polyphase signal generator is used for driving switches and register clock devices of the clock type comparator 300.例文帳に追加

プログラム可能な信号発生器によって発生された出力信号を使って、クロック式比較器のスイッチ及びレジスタ・クロックを駆動する。 - 特許庁

To provide a spectrum diffusion clock generator (SSCG) capable of reducing disorder of clock duty ratio caused in a variable delay circuit.例文帳に追加

可変遅延回路で生じるクロックのデューティ比の崩れを低減することができるスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）を提供する。 - 特許庁

The clock generator circuit 200 includes a clock pattern memory 210 which records clock patterns for supplying different clock signals by periodical reading and a pointer control section 220 which controls the periodical reading of the clock patterns by successively designating addresses of the clock pattern memory 210.例文帳に追加

クロック生成回路２００は、周期的に読み出されることにより複数の異なるクロック信号を与えるクロックパターンを記録したクロックパターンメモリ２１０と、クロックパターンメモリ２１０のアドレスを順に指定して周期的なクロックパターンの読み出しを制御するポインタ制御部２２０と、を備える。 - 特許庁

The frequency spread clock generator 502 is structured to be capable of generating the CCD driving clock having the H-period or the L-period in a fixed period by AND-operating a negative logic of a frequency-divided clock with the frequency spread clock divided and a delay clock with the divided clock delayed.例文帳に追加

周波数拡散クロック発生部５０２は、周波数拡散クロックを分周した分周クロックと分周クロックを遅延させた遅延クロックの負論理とのＡＮＤをとるなどして、Ｈ期間またはＬ期間が固定幅となるＣＣＤ駆動クロックを生成可能な構成となっている。 - 特許庁

The microcomputer also includes: a clock pulse generator (103) for forming a third clock signal to be supplied to the inside of the chip and a fourth clock signal (CLK(ϕ)) to be output to the outside of the chip based on the second clock signal, and a clock delay correction data storage section (105) for storing clock delay correction data.例文帳に追加

さらに、上記第２クロック信号に基づいて、チップ内部に供給される第３クロック信号と、チップ外部に出力される第４クロック信号（ＣＬＫ（φ））とを形成するクロックパルスジェネレータ（１０３）と、クロック遅延補正データが格納されるクロック遅延補正データ記憶部（１０５）とを設ける。 - 特許庁

The temperature dependence of the internal clock signal is effectively compensated by providing a variable clock generator (5) to generate the internal clock signal (CLK) with a temperature detecting circuit (4), changing an oscillation cycle of the variable clock generator according to a detection signal of the temperature detecting circuit and, changing a cycle of the clock signal according to the changed oscillation cycle.例文帳に追加

内部クロック信号（ＣＬＫ）を発生する可変クロック発生器（５）に対し、温度検出回路（４）を設け、この温度検出回路の検出信号に従って可変クロック発生器の発振周期を変更し、応じてクロック信号の周期を変更して、内部クロック信号の温度依存性を実効的に補償する。 - 特許庁

The data converter 10 is provided with a sigma-delta modulator 16, a D/A converter 17, a clock generator 19 connected to the D/A converter 17, and a clock control circuit 18 connected to the clock generator 19.例文帳に追加

データ変換器１０は、シグマ−デルタ変調器１６と、デジタル−アナログ変換器１７と、デジタル−アナログ変換器１７に接続されるクロック発生器１９と、クロック発生器１９に接続されるクロック制御回路１８とを備える。 - 特許庁

To provide a slave synchronization clock signal generator which supplies a clock signal without instantaneous interruption at the time of switch-over of a type of the clock signal for slave synchronization, and thereby supplies a clock signal to be supplied to equipment, having no disturbance.例文帳に追加

従属同期クロック信号生成装置に関し、従属同期用クロック信号の系切替え時に瞬断なくクロック信号を供給し、擾乱の無い装置供給用クロック信号を供給する。 - 特許庁

An EFM clock/bit rate generator 11 generates an EFM clock by frequency-multiplying/dividing an ATIP clock extracted from the reference clock or the wobble signal with different ratios N for each recording region of the optical disk 1.例文帳に追加

ＥＦＭクロック／ビットレート発生器１１は、基準クロック又はウォブル信号から抽出されたＡＴＩＰクロックを光ディスク１の記録領域毎に異なる比率Ｎで逓倍／分周してＥＦＭクロックを生成する。 - 特許庁

An EFM clock/bit rate generator 11 generates an EFM clock multiplying/dividing the reference clock or an ATIP clock extracted from the wobble signal with ratio N different by the respective recording areas of the optical disk 1.例文帳に追加

ＥＦＭクロック／ビットレート発生器１１は、基準クロック又はウォブル信号から抽出されたＡＴＩＰクロックを光ディスク１の各記録領域毎に異なる比率Ｎで逓倍／分周してＥＦＭクロックを生成する。 - 特許庁

The jitter generation circuit comprises at least one PMOS connected in parallel between a power source and the clock signal outputted from the clock signal generator, and at least one NMOS connected in parallel between the clock signal outputted from the clock signal generator and the ground.例文帳に追加

また、ジッタ生成回路は、電源とクロック信号発生器から出力されるクロック信号との間に並列に接続される少なくとも１つのＰＭＯＳと、クロック信号発生器から出力されるクロック信号とグランドとの間に並列に接続される少なくとも１つのＮＭＯＳとを備える。 - 特許庁

A clock supply system includes: a first clock generator which generates a first clock signal of a fixed frequency; a second clock generator which generates a second clock signal which has a frequency periodically varied, by frequency modulation of the first clock signal; and a phase adjustment circuit which performs phase adjustment so that a phase of the second clock signal for use in a plurality of clock supply target circuits may be different by clock supply target circuit.例文帳に追加

一定周波数の第１クロック信号を生成する第１クロック生成器と、前記第１クロック信号の周波数変調を行うことで周期的に周波数が変動する第２クロック信号を生成する第２クロック生成器と、複数のクロック供給対象回路で使用される前記第２クロック信号の位相が、前記クロック供給対象回路毎に異なるように位相調整を行う位相調整回路とによってクロック供給システムを構成する。 - 特許庁

PIXEL CLOCK GENERATOR, OPTICAL SCANNER, IMAGE FORMING APPARATUS, AND METHOD FOR CORRECTING DISPLACEMENT OF MAIN SCAN DOT例文帳に追加

画素クロック生成装置、光走査装置、画像形成装置、及び主走査ドット位置ずれ補正方法 - 特許庁

In an analog TV, the gate circuit 36 is opened, and the operation of the clock generator 24 is stopped.例文帳に追加

アナログＴＶの場合には、ゲート回路３６を開き、クロック発生器２４の動作を停止する。 - 特許庁

The game machine 1 includes a clock generator 505, a liquid crystal control CPU 501 and a VDP 504.例文帳に追加

遊技機１は、クロックジェネレータ５０５と、液晶制御ＣＰＵ５０１と、ＶＤＰ５０４とを備える。 - 特許庁

A spread code generator 102 generates a spread code in a timing synchronous with a global clock CK.例文帳に追加

拡散符号発生器１０２は、グローバルクロックＣＫに同期したタイミングで拡散符号を生成する。 - 特許庁

SEMICONDUCTOR DEVICE WITH REDUCED JITTERS, SPREAD SPECTRUM CLOCK GENERATOR AND METHOD FOR OUTPUTTING SIGNAL例文帳に追加

ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 - 特許庁