「Clock Generator」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

EQUIPHASE MULTI-PHASE CLOCK SIGNAL GENERATOR CIRCUIT AND SERIAL DIGITAL DATA RECEIVING CIRCUIT USING THE SAME例文帳に追加

等位相多相クロック信号発生回路およびそれを用いたシリアルディジタルデータ受信回路 - 特許庁

This power controlling device includes a clock generator module, a combinational circuit, and M controlling modules.例文帳に追加

前記電源制御装置はクロックジェネレータモジュールと、複合回路と、Ｍ個の制御モジュールとを有する。 - 特許庁

The clock C1 generated by the clock generator circuit 2 is divided by the frequency divider circuit 3 to the frequency of about several tens megahertz and is supplied to the peripheral IC 4 as the clock C2.例文帳に追加

また、クロック発生回路２で発生したクロックＣ１は、分周回路３によって数十ＭＨｚ程度に分周されて、クロックＣ２として周辺ＩＣ４に供給される。 - 特許庁

A P/S conversion clock 7 having a fixed frequency and outputted from a clock generator 5 and a parallel signal clock 6 are inputted to a load signal generation circuit 1 and a load signal 9 is outputted.例文帳に追加

クロック発生器５からの固定周波数のパラレル／シリアル変換用クロック７とパラレル信号用クロック６は、ロード信号生成回路１に入力され、ロード信号９が出力される。 - 特許庁

A synchronous clock, synchronizing with the transmission trigger signals received through the communication cable 105, is generated by a synchronous clock generator 122 and supplied to an A/D convertor 121 as an A/C converting clock.例文帳に追加

通信ケーブル105を介して受信された送信トリガ信号に同期した同期クロックが同期クロック発生器122で生成され、Ａ／Ｄ変換用クロックとしてＡ／Ｄ変換器121に供給される。 - 特許庁

A clock signal CK or CKX is generated based on input digital signals as a recovered clock signal through loop processing of the sampler 20 and the clock generator 30.例文帳に追加

サンプラ部２０およびクロック生成部３０によるループ処理により、入力デジタル信号に基づいて復元されたクロック信号として、クロック信号ＣＫまたはＣＫＸが生成される。 - 特許庁

The pulse generator generates a pulse signal in response to a clock signal, and the precharged latch generates a gated clock signal in response to the clock signal, the pulse signal, and a control signal.例文帳に追加

これにより、パルスを基盤にゲーテッドクロック信号を発生するようにクロックゲーテッドロジック回路を実現することによってゲーテッドクロック信号をより早く生成することが可能である。 - 特許庁

The master clock generator circuit 47 then generates a basic clock, outputs a clock signal to an SCL line, and causes a master transfer sequencer circuit 48 to execute a transfer sequence.例文帳に追加

これによりマスタ・クロックジェネレータ回路４７は基本クロックを発生してＳＣＬラインにクロック信号を出力すると共に、マスタ・転送シーケンサ回路４８に転送シーケンスを実行させる。 - 特許庁

To provide a clock generator in which it is unnecessart to lay around long wiring for distributing a clock signal and which can matches phases between clock signals of the same frequency.例文帳に追加

クロック信号の分配のために長い配線を引き回す必要がなく、しかも同一周波数のクロック信号間で位相を揃えることができるクロック生成器を提供する。 - 特許庁

To realize a clock generator capable of easily outputting a clock of low jitter using a simple configuration and an IC tester which uses it.例文帳に追加

簡単な構成で、容易に低ジッタのクロックが出力できるクロック発生装置及びこれを用いたＩＣテスタを実現することを目的にする。 - 特許庁

In another method, as many additional clock pulse generator sections as the number of steps corresponding to the required number of clocks are provided to generate the additional clock pulses.例文帳に追加

他の方法では、必要なクロック数に応じた段数だけ追加クロックパルス生成部を設けることにより、追加のクロックパルスを生成する。 - 特許庁

To obtain an image forming apparatus which enables the use of an SSCG (spread spectrum clock generator) even in a circuit requiring the accuracy of elapsed time of an input clock.例文帳に追加

入力クロックの積算時間に精度を要求される回路においても、ＳＳＣＧの使用を可能とした画像形成装置を得る。 - 特許庁

A master clock generator 8 generates a clock signal, having a period shorter than a H or L level interval, if reception data are received normally.例文帳に追加

受信データが正規に受信されたときのＨまたはＬレベル区間よりも短い周期のクロック信号をマスタクロック発生器８が発生する。 - 特許庁

To provide a spread spectrum clock generator that generates a spread spectrum clock signal having a new modulation rate and modulation frequency.例文帳に追加

新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器を提供する。 - 特許庁

The clock generator 27 responsive to these signals generates a system clock signal synchronous with at least the operation of the transport processor 18.例文帳に追加

クロック発生器２７はこれらの信号に応答し、少なくとも逆トランスポート処理装置１８の動作に同期するシステム・クロック信号を発生する。 - 特許庁

In an STC generator 25, correction clock data STC are generated based on reference clock data STC_S and correction data STC_offset_c corresponding to a display mode.例文帳に追加

ＳＴＣ生成部２５において、基準クロックデータＳＴＣ＿Ｓと、表示モードに応じた補正データSTC_offset_cとを基に、補正クロックデータＳＴＣを生成する。 - 特許庁

CLOCK GENERATOR, ANALOG SIGNAL PROCESSING UNIT, IMAGE FORMING DEVICE, CLOCK GENERATING METHOD, ANALOG SIGNAL PROCESSING METHOD, IMAGE FORMING METHOD AND STORAGE MEDIUM例文帳に追加

クロック生成装置、アナログ信号処理装置、画像形成装置、クロック生成方法、アナログ信号処理方法、画像形成方法、及び記憶媒体 - 特許庁

A reference clock inputted from a clock generator 321 to the timing generation circuit 306 is subjected to spectrum spread modulation in a frequency diffusion circuit 322.例文帳に追加

クロックジェネレータ３２１からタイミング生成回路３０６に入力する基準クロックは周波数拡散回路３２２でスペクトラム拡散変調する。 - 特許庁

A clock enable generator generates an enable signal to carry out clock control to contone color pixel inputs, black dot inputs and dot outputs.例文帳に追加

クロックイネーブルジェネレータは、コントーンカラーピクセル入力、黒色のドット入力、およびドット出力をクロック制御すべく、イネーブル信号を発生する。 - 特許庁

Corresponding to a change instruction from the frequency change judging device 71, a clock generator 61 changes the frequency of an operating clock 201 of the bus 101.例文帳に追加

クロックジェネレータ６１は、周波数変更判断装置７１からの変更指示により、バス１０１の動作クロック２０１の周波数を変更する。 - 特許庁

Furthermore, with the specific conditions (Yes) in the processing S13, a clock that becomes low in power consumption is selected and set to the clock generator (S15).例文帳に追加

また、処理Ｓ１３にて、特定条件の場合（Ｙｅｓ）、低消費電力となる低いクロックを選択し、クロックジェネレータに設定する（Ｓ１５）。 - 特許庁

Thus, the circuits other than the serial/parallel conversion circuit 101 can be operated at a clock signal CLK2 with a low frequency outputted from a clock generator 110.例文帳に追加

こうすると、直列／並列変換回路１０１以外の回路は、クロック発生器１１０の出力する低周波のＣＬＫ２で動作できる。 - 特許庁

A global clock pulse from a timing generator 20 is inputted in a current reference generator 21, and supplied to a change-over switch 25.例文帳に追加

タイミング発生器２０からのグローバルクロックパルスは電流基準発生器２１に入力されるとともに、切り替えスイッチ２５に供給される。 - 特許庁

To use a TG (Timing Generator) for generating a timing signal synchronizing with a given cycle based on a reference clock for an image sensor having a different specification.例文帳に追加

基準クロックに基づいて所定の周期に同期したタイミング信号を発生するＴＧ(Timing Generator)を仕様の異なるイメージセンサに使用可能にする。 - 特許庁

The circuit assembly includes a charge pump 12, supplied with power by the battery voltage and controlled by a clock generator 10, and the supply voltage for the clock generator is set as the output voltage of the charge pump 12.例文帳に追加

この回路アセンブリはバッテリ電圧により給電されクロック発生器１０により制御されるチャージポンプ１２を含み、クロック発生器の供給電圧はチャージポンプ１２の出力電圧である。 - 特許庁

The test circuit 100 is provided with a first clock generator 101, a second clock generator 102, the circuit 103 to be tested, a built-in self test circuit 104 for performing the test, and a tester synchronization circuit 105.例文帳に追加

テスト回路１００は、第１のクロックジェネレータ１０１と、第２のクロックジェネレータ１０２、テスト対象回路１０３と、テストを行う組み込み自己テスト回路１０４と、テスタ同期回路１０５を備える。 - 特許庁

A signal processing device comprises a gain adjustment signal generator 145 generating a pulse signal which performs gain adjustment once for every half cycle period adjacent to a clock signal which is sent by a clock signal generator.例文帳に追加

クロック信号生成器によって発せられるクロック信号の各隣接する半周期の期間毎に各１つのゲイン調整を行うパルス信号を生成するゲイン調整信号生成器１４５を設けた。 - 特許庁

The clock signal generating circuit 51 can convert the system clock frequency of the CPU 5 to a plurality of steps by switching the frequency of the fundamental clock generated by the fundamental clock generator 52 into x-fold or 1/x-fold frequency.例文帳に追加

システムクロック信号生成回路５１は、基本クロック発生器５２で生成された基本クロック信号の周波数をｘ倍、１／ｘ倍に変換し、ＣＰＵ５のシステムクロック周波数を複数段階に切り換えることができる。 - 特許庁

A clock generator 21 supplies a clock signal obtained by performing frequency division of a clock signal MCK or stops supplying the frequency division clock signal to the circuit 10P according to the setting by the CPU 2A.例文帳に追加

また、クロック発生器２１は、ＣＰＵ２Ａによる設定に応じてクロック信号ＭＣＫを分周したクロック信号を周辺回路１０Ｐに供給するか、または、周辺回路１０Ｐに対する分周クロック信号の供給を停止する。 - 特許庁

If an operation control signal EN is provided, a frequency dividing clock generator 10 outputs a clock signal CK1 having the same frequency as that of a reference clock signal CK and clock signals CK2-CK5 obtained by frequency-dividing the signal CK1 into 1/2, 1/4 and so forth.例文帳に追加

動作制御信号ＥＮが与えられると、分周クロック生成部１０から、基準クロック信号ＣＫと同じ周波数のクロック信号ＣＫ１とこれを１／２，１／４，…に分周したクロック信号ＣＫ２〜ＣＫ５が出力される。 - 特許庁

A microcomputer (1) includes a clock generator (2) configured as a clock supply source, functional modules operated in sync with a clock signal CLK, level sense type sequence circuits (12-14) which are contained in the functional modules and configured as clock supply destinations, a clock supply system (11) which propagates the clock signal to the level sense type sequence circuits, etc.例文帳に追加

マイクロコンピュータ（１）は、クロック供給元とされるクロック発生回路（２）と、クロック信号ＣＬＫに同期動作する機能モジュールと、機能モジュールに含まれ、クロック供給先とされるレベルセンス型順序回路（１２〜１４）と、クロック信号をレベルセンス型順序回路に伝播するクロック供給系（１１）等とを備える。 - 特許庁

The voltage generator becomes selectively effective in accordance with the first clock signal, when a cycle for the first clock signal is smaller than the cycle for the second clock signal, and becomes selectively effective in accordance with the second clock signal, when the cycle for the second clock signal is smaller than the cycle for the first clock signal.例文帳に追加

電圧発生器は、第１クロック信号の周期が第２クロック信号の周期よりも小さい場合には、第１クロック信号に応じて選択的に有効になり、第２クロック信号の周期が第１クロック信号の周期よりも小さい場合には、第２クロック信号に応じて選択的に有効になる。 - 特許庁

A clock signal from one reference clock is frequency-converted and supplied to a regular-interval optical frequency comb generator and modulation parts of optical modulators.例文帳に追加

１つの参照クロックのクロック信号を周波数変換して、等間隔光周波数コム発生器や光変調器の変調部に供給する。 - 特許庁

The HDMI output device 16 executes output operation of the HDMI signal, in accordance with a third clock signal supplied from the second clock generator 20.例文帳に追加

ＨＤＭＩ出力器１６が、第２のクロック生成器２０から供給される第３のクロック信号に従ってＨＤＭＩ信号の出力動作を行う。 - 特許庁

Furthermore, a pulse generator 1006 generates a sampling clock, by using a pre-registered cycle with the sampling clock reference timing as the reference.例文帳に追加

また、このサンプリングクロック基準タイミングを基準にして、予め登録されている周期を使用してパルス発生器１００６にてサンプリングクロックを生成する。 - 特許庁

The VDP 504 generates the represented image corresponding to the frequency of a clock signal generated by the clock generator 505 and displays the image on the image display device 21.例文帳に追加

ＶＤＰ５０４は、クロックジェネレータ５０５によって生成されるクロック信号の周波数に応じた演出画像を生成し、画像表示器２１に表示させる。 - 特許庁

A clock generator 32 generates a one pixel read pulse 203 being a fundamental clock based on a CPU read signal 201 inputted from a CPU 23.例文帳に追加

クロック発生器３２は、ＣＰＵ２３から入力されるＣＰＵリード信号２０１に基づいて基本クロックである１画素読み出しパルス２０３を生成する。 - 特許庁

A clock generator 8 generates a clock S_1 that is to be a reference of a sampling pulse S_2 for sampling a current amount from a power line L at an AD converting unit 2.例文帳に追加

クロック発生器８は、送電線Ｌからの電流量をＡＤ変換部２でサンプリングするためのサンプリングパルスＳ_2の基準となるクロックＳ_1を生成する。 - 特許庁

To compensate the clock accuracy when an instantaneous break occurs for a few seconds even if a clock generator exhibiting a relatively low accuracy is used for back diffusion process of a CDM demodulator.例文帳に追加

ＣＤＭ復調器の逆拡散処理に比較的精度の低いクロック発生器を用いても、数秒の瞬断時のクロック精度を補償する。 - 特許庁

This clock converting device is provided with an optical branching part 11, a clock extraction circuit 21, a reference bit rate signal generator 90, an electric circuit part 30, and a bit rate converting part 20.例文帳に追加

クロック変換装置は、光分岐部11と、クロック抽出回路21と、基準ビットレート信号発生器90と、電気回路部30と、ビットレート変換部20とを備えている。 - 特許庁

A reset signal that is timing information when data arrive at an OLT from each of ONUs, and a reference clock are also inputted to the clock generator 20.例文帳に追加

クロック生成部２０には、各ＯＮＵからＯＬＴにデータが到着する際のタイミング情報であるリセット信号及び参照クロックも入力する。 - 特許庁

A clock generator circuit 2 such as a ring oscillator and a frequency divider circuit 3 connected to the clock generation circuit 2 are formed in the transceiver IC 1a.例文帳に追加

トランシーバＩＣ１ａ内には、リングオシレータ等のクロック発生回路２と、クロック発生回路２に接続された分周回路３とが作り込まれている。 - 特許庁

A CPU (400) designates the frequency of a dynamic clock signal (f1) to a clock generator (200), and the internal power supply voltage (Vint) to a power supply circuit (500).例文帳に追加

ＣＰＵ（４００）は、クロック発生回路（２００）に動作クロック信号（ｆ１）の周波数を指示し、電源回路（５００）に内部電源電圧（Ｖｉｎｔ）を指示する。 - 特許庁

In response to these signals, the system clock generator 27 generates a system clock signal synchronizing with the operation of at least the reverse transport processing apparatus 18.例文帳に追加

クロック発生器２７はこれらの信号に応答し、少なくとも逆トランスポート処理装置１８の動作に同期するシステム・クロック信号を発生する。 - 特許庁

As a frequency divider, a baud rate generator 1 frequency-divides a predetermined reference clock RCLK to produce a baud rate clock BCLK for sampling data.例文帳に追加

分周器としてのボーレート発生器１は、所定の基準クロックＲＣＬＫを分周することにより、データをサンプリングするボーレートクロックＢＣＬＫを生成する。 - 特許庁