「Clock Generator」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The MPEG decoder 24 performs decoding processing for reading the received stream out of the buffer and decoding it in synchronism with a reproduction clock from a reproduction clock generator 26.例文帳に追加

ＭＰＥＧデコーダ２４は、再生クロック発生器２６からの再生クロックに同期して、受信されたストリームをバッファから読み出してデコードするデコード処理を実行する。 - 特許庁

Presence/absence of specific conditions of digital camera control is confirmed (S13) and out of the specific conditions (No), a clock with a high motion followup capability is set to the clock generator (S14).例文帳に追加

デジタルカメラ制御の特定条件の有無を確認（Ｓ１３）、特定条件でない場合（Ｎｏ）、動きの追従性が良い高いクロックをクロックジェネレータに設定する（Ｓ１４）。 - 特許庁

A biphase modulation circuit 15 outputs serial data comprising the serial audio data and auxiliary information after applying biphase modulation based on the clock outputted from the clock generator 13.例文帳に追加

クロック発生器１３から出力されたクロックに基づいて、バイフェーズ変調回路１５はシリアルオーディオデータや補助情報からなるシリアルデータをバイフェーズ変調して出力する。 - 特許庁

To provide a clock signal generator which can attain more miniaturization than an OCXO of double oven type, and can improve the frequency stability of a clock signal.例文帳に追加

ダブルオーブン型のＯＣＸＯよりも小型化を図ることができ、且つ、クロック信号の周波数安定度を高めることができるクロック信号発生装置を提供する。 - 特許庁

Output control of an address signal adr, and output control of ras#, cas#, we# are performed in synchronization with a modulation clock S-clk from a spread-spectrum clock generator.例文帳に追加

しかも、アドレス信号ａｄｒの出力制御及びｒａｓ＃，ｃａｓ＃，ｗｅ＃の出力制御は、スペクトラム拡散クロックジェネレータからの変調クロックＳ−ｃｌｋに同期して行われる。 - 特許庁

To provide a clock generator that gives a sub system clock not affected by an AFC function in a multi-system that has a main system affected by the AFC function and the sub system receiving a system clock from the main system.例文帳に追加

ＡＦＣ機能の影響を受けるメインシステムとそれからシステムクロックを受けるサブシステムを有するマルチシステムにおいて、ＡＦＣ機能の影響を受けないサブシステム用クロックを得るクロック生成装置を提供する。 - 特許庁

A transmission timing generator used in a transmit data path includes a high-frequency clock generator such as a phase lock loop and a delay lock loop or the like equipped with an input for receiving an oscillator or a base clock input.例文帳に追加

送信データ経路において使用する送信タイミング発生器が、オシレータ又は基準クロック入力を受取るための入力を具備しているフェーズロックループ又は遅延ロックループ等の高周波数クロック発生器を包含している。 - 特許庁

Furthermore, this includes a means which selects a clock from the clock generator or a clock received from outside, a means which intercepts the outward transmission of the selected clock, and a means which takes the logical sum between an external emergency stop signal and an internal emergency stop signal.例文帳に追加

さらには、クロック生成器からのクロックまたは外部から受信したクロックを選択する手段と、該選択されたクロックを外部に送信することを遮断する手段と、外部非常停止信号と内部非常停止信号の論理和をとる手段を備える。 - 特許庁

Meanwhile, in the clock generating part 36 of the IC card 3, a PLL circuit 41 multiplies an external clock signal CLK, and a selector 44 and a clock generator 45 supply an internal clock signal ϕ of a multiplication factor corresponding to the value of the register 43 to the CPU 31.例文帳に追加

一方、ＩＣカード３のクロック生成部３６において、ＰＬＬ回路４１は、外部クロック信号ＣＬＫを逓倍し、セレクタ４３およびクロックジェネレータ４５は、システム構成レジスタ４３の値に応じた逓倍率の内部クロック信号φをＣＰＵ３１へ供給する。 - 特許庁

A frequency spread clock generator 502 converts inside a reference clock MCLK from an oscillator 501 to the frequency spread clock, and generates various timing signals for driving a CCD 503, an AFE 504 and an A/D-converter 505 from the frequency spread clock.例文帳に追加

周波数拡散クロック発生部５０２は、発振器５０１からの基準クロックＭＣＬＫを内部で周波数拡散クロックに変換し、周波数拡散クロックからＣＣＤ５０３、ＡＦＥ５０４、Ａ／Ｄコンバータ５０５を駆動するための各種タイミング信号を生成する。 - 特許庁

When signals are received, switches 18 and 19 are connected to '1' and the result of detection by a clock lag detector 17 is supplied to a clock generator 15 as timing compensation signals and the clock timing is adjusted by the result of propagation analysis (including clock compensation) of the received signals.例文帳に追加

信号受信状態では、スイッチ１８，１９を「１」に接続し、クロックずれ検出器１７の検出結果をタイミング補正信号としてクロック発生器１５に供給して、受信信号の伝搬解析（クロック補正を含む）結果によりクロックのタイミングを調整する。 - 特許庁

This device is obtained by improving a transport stream generator having a transmission clock generator for generating a transmission clock, digital information storage part for storing transport stream data, FIFO memory for outputting the transport stream data on the basis of the transmission clock of the transmission clock generator and CPU for reading the transport stream data out of the digital information storage part and writing them in the FIFO memory corresponding to a write signal.例文帳に追加

本発明は、伝送クロックを発生する伝送クロック発生器と、トランスポートストリームデータを記憶するデジタル情報記憶部と、伝送クロック発生器の伝送クロックに基づいて、トランスポートストリームデータを出力するＦＩＦＯメモリと、デジタル情報記憶部のトランスポートストリームデータを読み出し、ライト信号によりＦＩＦＯメモリに書き込むＣＰＵとを有するトランスポートストリーム発生器に改良を加えたものである。 - 特許庁

A spread spectrum clock generator 137 frequency-modulates a reference clock received from a reference clock oscillator 136 with a sine wave modulation profile and using the operating clock generated on the basis of the obtained spread clock can suppress a stripe noise caused in the case of a triangle wave modulation profile.例文帳に追加

基準クロック発振器１３６から入力された基準クロックをスペクトラム拡散クロック発生器１３７において正弦波状の変調プロフィールで周波数変調し、得られる拡散クロックに基づいて発生させた上記動作クロックを用いることにより、３角波状変調プロフィールの場合生じるスジ状ノイズを抑制できる。 - 特許庁

A clock generator 14 supplies each area clock signal, an area clock signal of an area which supplies a data signal is impressed to a clock input connection of the first latch of each cascade connection latch set and an area clock signal of an area which receives the data signal is impressed to the second latch.例文帳に追加

クロックジェネレータ１４はそれぞれの領域クロック信号を供給し、データ信号を供給する領域の領域クロック信号はそれぞれのカスケード接続ラッチセットの第１のラッチのクロック入力接続に印加され、前記データ信号を受け取る領域の領域クロック信号は第２のラッチに印加される。 - 特許庁

Clock buffers (DCL1-DCL3) for supplying clock signals generated in the clock generator to the functional blocks and control circuits (BAC1-BAC3) which can adjust skews between clock signals supplied to the plurality of functional blocks by changing a threshold voltage of the clock buffer are provided.例文帳に追加

上記クロック生成部で生成されたクロック信号を上記機能ブロックに供給するためのクロックバッファ（ＤＣＬ１〜ＤＣＬ３）と、上記クロックバッファのしきい値電圧を変化させることで、上記複数の機能ブロックに供給されるクロック信号間のスキューを調整可能な制御回路（ＢＡＣ１〜ＢＡＣ３）とを設ける。 - 特許庁

An electronic circuit which corrects nonlinear color slippage is provided with a clock generator 62, calibrating means 42, and a correcting circuit 56.例文帳に追加

非線形色ずれを補正する電子回路は、クロック生成器（６２）、較正手段（４２）、及び補正手段（５６）を備える。 - 特許庁

A divided clock generator α1 generates a divided pulse signal by dividing the reference pulse signal by an oscillator 1.例文帳に追加

分周クロック生成部α１は発振器１による基準パルス信号を分周して分周パルス信号を生成する。 - 特許庁

The parallel/serial conversion circuit 10 includes two-channel parallel/serial converters 11a, 11b and a clock generator 12.例文帳に追加

パラレル／シリアル変換回路１０は、２系統のパラレル／シリアル変換部１１ａ・１１ｂとクロック発生器１２とを有している。 - 特許庁

A pulse generator 1 comprises a counter CMT0, which calculates a value counting the number of pulses of clock signal CLK.例文帳に追加

パルス発生装置１はクロック信号ＣＬＫのパルス数を計数した計数値を算出するカウンターＣＮＴ０を備える。 - 特許庁

The spread spectrum clock generator comprises a non-volatile memory to store control codes, corresponding to a predetermined delay.例文帳に追加

帯域拡散クロック発生器は予め決められた遅延に対応する制御コードを貯蔵するために不活性メモリを含む。 - 特許庁

Various clock signals, including a vertical drive signal, are generated by a timing generator 6 drive a CCD 2.例文帳に追加

ＣＣＤ２をタイミング発生器６が発生する垂直駆動信号を含む各種のクロック信号によって駆動する。 - 特許庁

To provide an ASMD (analog synchronous mirror delay) having a duty cycle correction function, and to provide an internal clock generator which uses the same.例文帳に追加

デューティーサイクル補正機能を有するＡＳＭＤ及びこれを利用する内部クロック発生器を提供すること。 - 特許庁

Buffers 110-1 to 110-4 output voltage signal trains V1 to V4 at timings given by a clock generator 150.例文帳に追加

バッファ１１０−１〜１１０−４は、電圧信号列Ｖ１〜Ｖ４を、クロック生成器１５０が与えたタイミングで出力する。 - 特許庁

To realize a PLL clock generator with which jitter is reduced and high-speed drawing can be performed in simple configuration.例文帳に追加

簡単な構成により、ジッタが小さく、高速で引き込みを行うことが可能なＰＬＬクロック発生器を実現する。 - 特許庁

The programmable polyphase signal generator is connected to the clock type comparator 300 to generate a plurality of timing signals.例文帳に追加

プログラム可能な多相信号発生器（１００）はクロック式比較器に接続され、複数個のタイミング信号を発生する。 - 特許庁

A/D converters 1, 2 convert analog signals to digital signals according to the sampling clocks from a clock generator unit 8.例文帳に追加

Ａ／Ｄ変換器１，２は、クロック発生装置８からのサンプリングクロックに基づいてアナログ信号をデジタル信号に変換する。 - 特許庁

When signals in a scan clock unit outputted from a random pattern generator 102 for generating pseudo random signals at prescribed periods are matched with patterns in a scan clock unit inputted to the scan chain 101 of the ATPG patterns, a scan clock selection decoder 103 supplies a clock for inputting the signals in a scan clock unit outputted from the random pattern generator 102.例文帳に追加

スキャンクロック選択デコーダ１０３は、所定周期の擬似ランダム信号を発生するランダムパタン発生器１０２から出力されるスキャンクロック単位の信号とＡＴＰＧテストパタンの前記スキャンチェーン１０１に入力されるスキャンクロック単位のパタンとが一致するときに、前記ランダムパタン発生器１０２から出力されるスキャンクロック単位の信号を入力するためのクロックをスキャンチェーン１０１に供給する。 - 特許庁

In this spread spectrum signal for clock, an internal clock 124 is generated by switching an output 122 of a delay element 102 as a delayed clock and a system clock 121 inputted from the outside by defining an outputted signal of a pseudo random signal generator 104 as a control signal by a selector 103.例文帳に追加

遅延したクロックである遅延素子１０２の出力１２２と、外部から入力されたシステムクロック１２１を、擬似ランダム信号発生器１０４の出力信号を制御信号とし、セレクタ１０３で切り替え、内部クロック１２４を発生させるクロックのスペクトラム拡散回路。 - 特許庁

In the timing generator circuit which is formed on the insulating substrate and generates output pulses SRFFiout to SRFFnout of different frequencies based on the master clock MCK, at first, a clock generation part 11 generates an operation clock operating on a frequency slower than the master clock MCK.例文帳に追加

絶縁基板上に形成され、マスタークロックＭＣＫに基づいて周波数が異なる出力パルスＳＲＦＦ１ｏｕｔ〜ＳＲＦＦｎｏｕｔを発生するタイミング発生回路において、先ず、クロック生成部１１でマスタークロックＭＣＫよりも遅い周波数の動作クロックを生成する。 - 特許庁

A plurality of functional blocks (FB1_1, FB2_1-FB2_30, and FB3_1-FB3_10) which operate synchronously with input clock signals and a clock generator (PLL) which can generate a clock signal which is supplied to the functional block are provided.例文帳に追加

それぞれ入力されたクロック信号に同期動作する複数の機能ブロック（ＦＢ１＿１，ＦＢ２＿１〜ＦＢ２＿３０，ＦＢ３＿１〜ＦＢ３＿１０）と、上記機能ブロックに供給されるクロック信号を生成可能なクロック生成部（ＰＬＬ）とを設ける。 - 特許庁

A frequency converter circuit 9 is provided commonly for the first and second clock generator circuits 3, 4 to count the reference clock Fr, and convert the first and second clock frequencies when the count reaches a predetermined value.例文帳に追加

周波数更新回路９は、第１及び第２クロック作成回路３及び４に共通に設けられ、リファレンスクロックＦｒの数をカウントして、そのカウント値が所定の値となった場合に、第１及び第２クロック周波数を更新する。 - 特許庁

An internal reference signal generates a local signal serving as a reference by multiplying a high frequency digital clock signal, and simultaneously generates a reference signal capable of synchronous operation by a lower frequency digital clock signal, in a clock generator A1.例文帳に追加

内部の基準信号は、クロック生成部Ａ１にて、高周波のデジタルクロック信号を逓倍して基準となるローカル信号を生成し、且つ同時に低周波のデジタルクロック信号により同期動作化が可能な基準信号を生成する。 - 特許庁

The control circuit changes the driving ability of the clock signal outputted from the clock signal generator by controlling on/off of the PMOS and NMOS of the jitter generation circuit to generate the jitter in the clock signal.例文帳に追加

そして、制御回路により、ジッタ生成回路のＰＭＯＳおよびＮＭＯＳのオンオフを制御することによってクロック信号発生器から出力されるクロック信号の駆動能力を変え、クロック信号にジッタを発生させる。 - 特許庁

To provide a clock synchronization method and a synchronizing clock generator that apply no meaningless and harmful phase correction to a generated clock even when the object signal to be synchronized has distortion.例文帳に追加

同期させるべき処理対象信号が歪みを受けている場合に、生成クロックに対して無意味な位相補正や有害な位相補正が施されることのないクロック同期補正方法及び同期クロック生成装置を提供する。 - 特許庁

The clock data recovery device 1 recovers clock signals and data based on inputted digital signals, and has an equalizer 10, a sampler 20, a clock generator 30, an equalizer controller 40 and a phase monitor 50.例文帳に追加

クロックデータ復元装置１は、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部１０，サンプラ部２０，クロック生成部３０，イコライザ制御部４０および位相モニタ部５０を備える。 - 特許庁

A signal from a clock pulse generator 21 is sent to laser driving devices 22 and 23 and the laser driving devices 22 and 23 respectively drive first and second lasers 24 and 25 in the same timing as the pulse outputted from the clock pulse generator in a regular state.例文帳に追加

クロックパルス発生器２１からの信号は、レーザ駆動装置２２、２３に送られ、通常の状態では、レーザ駆動装置２２、２３は、共にクロックパルス発生器から出力されるパルスと同タイミングで、それぞれ第１レーザ２４、第２レーザ２５を駆動している。 - 特許庁

In the test of the semiconductor device, since the clock of the scan chain need not be longer than the cycle of the clock of the pattern generator, increase in the number of the clocks of the pattern generator necessary for the test is avoided, and thereby the test time is avoided from increasing.例文帳に追加

半導体装置のテストにおいて、スキャンチェインのクロックをパタン発生器のクロックの周期よりも長くする必要がないので、テストに必要なパタン発生器のクロック数の増加が回避され、それによりテスト時間が増加するのが回避される。 - 特許庁

To provide a pseudo random pulse generator, a radio transmitter and a radio receiver capable of simultaneously calculating plural pseudo random words by every clock pulse, reducing clock pulses or enhancing calculation speed of the pseudo random pulse generator.例文帳に追加

クロックパルス毎に複数の疑似ランダム語を同時に算出することができ、クロックパルスを低減するか、又は、疑似ランダムパルス発生器の計算速度を高めることができる疑似ランダムパルス発生器乃至無線送信機乃至無線受信機を提供すること。 - 特許庁

The delay circuit 130 of the first signal generator delays waveform data by the sampling clock according to the calculated value, and phase adjustment circuits 216 and 218 of the second signal generator delay the waveform data at the phase level of the sampling clock.例文帳に追加

この計算値に応じて、第１信号発生装置の遅延回路１３０は波形データをサンプリング・クロック単位で遅延し、第２信号発生装置の位相調整回路２１６及び２１８は波形データをサンプリング・クロックの位相レベルで遅延する。 - 特許庁

The driving controller reduces the frequency of the driving clock DCLK of the voltage generator in the readout period RD as compared with the frequency of the driving clock in a period other than the readout period.例文帳に追加

駆動制御部は、読み出し期間における電圧生成部の駆動クロックの周波数を、読み出し期間以外の期間における駆動クロックの周波数に比べて低速にする。 - 特許庁

A frequency divider circuit 30 frequency-divides a clock signal CLK generated by a clock generator to produce first to third frequency-divided signals Sb1-Sb3 and outputs them to a pulse control unit 31.例文帳に追加

分周回路３０は、クロック発生部が生成したクロック信号ＣＬＫを分周して第１〜第３分周信号Ｓｂ１〜Ｓｂ３を生成してパルス制御部３１に出力する。 - 特許庁

The reception control signal generator receives the clock signal to generate the plurality number of frequency division clock signals, and generates a reception control signal from the plurality of frequency division clocks.例文帳に追加

前記受信制御信号生成部は前記クロック信号を受信して前記複数個の分周クロック信号を生成し、前記複数個の分周クロックから受信制御信号を生成する。 - 特許庁

A clock signal used by a hardware process and an instruction set simulator is generated by a clock generator 13, and a process queue waiting for an event is managed by a queue maintainer 14.例文帳に追加

ハードウェアプロセスと命令セットシミュレータとによって使用されるクロック信号はクロックジェネレータ１３により生成され、イベントをウェイトするプロセスキューはキューメンテナ１４により管理される。 - 特許庁

Radio waves of the radar 1 received by a reflector antenna 3 on the modulation reflector are peridocally changed over to a terminator 5 and a reflector 6 by a switch 5 which is controlled by the clock of a clock generator 7.例文帳に追加

変調リフレクタのリフレクタアンテナ３で受信したレーダ１の電波を、クロック発生器７のクロックで制御されるスイッチ４で、終端器５と反射器６に周期的に切り換える。 - 特許庁

On the basis of a clock signal of a system clock generator 17 provided on an endoscope base part 13, a small amplitude signal corresponding to a drive signal of the imaging element 23 is outputted from a driver 21.例文帳に追加

内視鏡基部１３に設けられたシステムクロックジェネレータ１７のクロック信号に基づいてドライバ２１から撮像素子２３の駆動信号に対応する小振幅信号を出力する。 - 特許庁