「Clock Generator」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide an automatic testing system for generating a signal with high spectral purity or a low jitter digital clock by using a DDS signal generator.例文帳に追加

ＤＤＳ信号発生器を用いて、スペクトル純度が高い信号、またはジッタの少ないディジタル・クロックを発生する自動検査システムを提供する。 - 特許庁

The clock generator 200 is provided with first and second PLL circuits 201, 202 basically by identical configurations and both of which have LC type VCOs.例文帳に追加

クロック発生装置２００は、基本的に同一構成で共にＬＣ型ＶＣＯを備えた第１および第２のＰＬＬ回路２０１、２０２を備えている。 - 特許庁

A conversion process by the modulator 302 is synchronized by a clock generator 314.例文帳に追加

ゲインマルチプレクサは、該対の信号を、ゲインレジスタとマイクロプロセッサインターフェイスバスとによって生成される選択信号に基づいて、アナログ変調器に選択的に供給する。 - 特許庁

A second OE generator 36 regenerates a second OE signal OE2 having the pulse width indicated by the pulse width data D1, using the system clock signal CLK_OSC.例文帳に追加

第２ＯＥ発生器３６は、システムクロック信号ＣＬＫ_ＯＳＣを用いてパルス幅データＤ１が示すパルス幅を有する第２ＯＥ信号ＯＥ２を再生する。 - 特許庁

The semiconductor integrated circuit 1A includes an integrated logical operation circuit 12, a clock generator 10, a relay circuit 11, and a signal generating unit 13 that are integrated.例文帳に追加

半導体集積回路１Ａは、集積化された論理演算回路１２、クロック生成器１０、中継回路１１および信号生成部１３を有する。 - 特許庁

A RAM 26 is a memory such as a pseudo SRAM causing the transition to a standard operating state and the low power operating state, which has a clock generator 260 inside.例文帳に追加

ＲＡＭ２６は、標準動作状態と低電力動作状態とに遷移する擬似ＳＲＡＭなどのメモリであり、内部にクロックジェネレータ２６０を有する。 - 特許庁

This boosting control circuit 11 includes a boosting circuit 1, a voltage monitor circuit 2, a transistor Tr11, a clock generator 5, buffers 6a, 6b, and a latch circuit 7.例文帳に追加

昇圧制御回路１１は昇圧回路１、電圧監視回路２、トランジスタＴｒ１１、クロック発生器５、バッファ６ａ，６ｂ、ラッチ回路７を含む。 - 特許庁

The clock pulse has a frequency which is larger enough than the pulse frequency from the first pulse generator at the time when a servo motor rotates at the highest speed.例文帳に追加

クロックパルスは、サーボモータが最高速度で回転しているときの第１のパルス発生器からのパルス周波数よりも十分に大きい周波数を有する。 - 特許庁

Light X to be measured is sampled by making a light pulse P' emitted from a light pulse generator 22 which receives a clock signal C incident on a light sampling part 25.例文帳に追加

クロック信号Ｃを受けた光パルス発生器２２から出射される光パルスＰ′を光サンプリング部２５に入射して被測定光Ｘをサンプリングする。 - 特許庁

Optical pulses continuously generated by a clock generator 3001 and a laser oscillator 3002 are branched into N branches by an optical brancher 3003.例文帳に追加

クロック発生器３００１およびレーザ発振器３００２によって連続的に生成される光パルスは、光分岐器３００３によってＮ本に分岐される。 - 特許庁

A comparison pulse generator 15 an expectation periodical pulse FP2 having the same period as the input periodical pulse FP on the basis of the comparison clock CCLK.例文帳に追加

比較パルス生成部１５は、比較用クロックＣＣＬＫに基づいて、入力周期パルスＦＰと同じ周期の期待周期パルスＦＰ２を生成する。 - 特許庁

The circuit for the node of an optical communication network is configured for multiplexing one or plural input customer signals and demultiplexing an input optical signal and the multiplexing clock and a demultiplexing clock are selected out of one or plural customer clocks recovered from one or plural customer signals, the input clock recovered from the input optical signal and a local clock generated by a local clock generator.例文帳に追加

光通信ネットワークのノードのための回路で、１つまたは複数の入力カスタマ信号を多重化、入力光信号を分離化するように構成され、多重化クロックおよび分離化クロックは、１つまたは複数のカスタマ信号から回復された１つまたは複数のカスタマクロックと、入力光信号から回復された入力クロックと、ローカルクロック発生器により生成されたローカルクロックと、から選択される。 - 特許庁

The computer system 10 is disclosed comprising a clock generator circuit 14 having a clock speed register 34 and circuitry for generating a processor clock signal 32 at a frequency determined by the clock speed register 34, wherein a processor 12 performs a performance manager program 44 that writes the clock speed register 34 according to a performance state selected by application programs 50, 52.例文帳に追加

クロック速度レジスタ（３４）と、クロック速度レジスタ（３４）によって決定された周波数においてプロセッサ・クロック信号（３２）を発生する回路とを有するクロック発生回路（１４）を含むコンピュータ・システム（１０）において、プロセッサ（１２）が、アプリケーション・プログラム（５０、５２）によって選択される性能状態に応じてクロック速度レジスタ（３４）に書込みを行う性能マネージャ・プログラム（４４）を実行するコンピュータ・システム（１０）が開示されている。 - 特許庁

An F/F element 31 provided in an output control circuit 30 of the pulse train generator 100 receives a clock signal CL from a reference clock generating circuit 10, and inverts an output signal from the pulse train generator 100 in each time of leading-up of the signal CL to generate each pulse for constituting a definite pulse train G.例文帳に追加

パルス列生成装置１００の出力制御回路３０に備えたＦ／Ｆ素子３１は、基準クロック生成回路１０からクロック信号ＣＬを受け、この信号ＣＬが立ち上がる度に、パルス列生成装置１００の出力信号を反転させて有限パルス列Ｇを構成する各パルスを生成する。 - 特許庁

An electronically controlled mechanical clock is provided with a generator 20 for supplying an electrical energy by converting a mechanical energy being transmitted from a spring 1a via a train wheel, electronic clock hands that are coupled to the train wheel, and a rotation control part 50 for controlling the rotary period of the generator 20 while being driven by the electrical energy.例文帳に追加

電子制御式機械時計は、ゼンマイ１ａから輪列を介して伝達される機械的エネルギを変換して電気的エネルギを供給する発電機２０と、前記輪列に結合された指針と、電気的エネルギにより駆動されて発電機２０の回転周期を制御する回転制御部５０とを備える。 - 特許庁

This electronic equipment is provided with an MPU 1 for controlling the operation of plural devices, a clock generator 22 for supplying clocks for operating the plural devices, a timer 23 for instructing the execution of the clock generator 22, a power switch 20, and a power control switch 21 for controlling the power supply of devices other than a device necessary for controlling the MPU 1.例文帳に追加

複数のデバイスの動作を制御するＭＰＵ１と、複数のデバイスを動作させるクロックを供給するクロックジェネレータ２２と、クロックジェネレータ２２の実行を指示するタイマ２３とパワースイッチ２０と、ＭＰＵ１の制御に必要なデバイス以外のデバイスの電力供給を制御する電力制御スイッチ２１を備える。 - 特許庁

Then, a clock generator 12 once stops a clock CLK, and a retrieving processor 25 obtains an address of the singular cell in the semiconductor memory from the address in the block from an address holder 23 and block identification information from the unit 26.例文帳に追加

するとクロック発生器１２はクロックＣＬＫを一旦止め、検索処理部２５はアドレス保持器２３からのブロック内アドレスとブロック判定器２６からのブロック識別情報から半導体メモリ上の特異セルのアドレスを求める。 - 特許庁

The operations of processing of image data in a CCD 1, an analog processing circuit 2, and an ADC 3 are performed by a clock which is generated in a timing generator 5 on the basis of a clock subjected to frequency modulation in a jitter generation circuit 7.例文帳に追加

ＣＣＤ１、アナログ処理回路２及びＡＤＣ３までの画像データの処理はジター発生回路７により周波数変調されたクロックに基づいてタイミングジェネレータ５で発生されたクロックによってその動作が遂行される。 - 特許庁

A voltage signal generation circuit includes a voltage signal generator, an initialization terminal IRT supplied with an initialization signal IRS, and first and second clock terminals CK1 and CK2 supplied severally with clock signals CLK and CLK different in phase.例文帳に追加

電圧信号発生器、初期化信号ＩＲＳが供給される初期化端子ＩＲＴと、位相の異なるクロック信号ＣＬＫ，／ＣＬＫがそれぞれ供給される第１および第２クロック端子ＣＫ１，ＣＫ２を備える。 - 特許庁

The photoelectric conversion device includes a photoelectric conversion element for performing photoelectric conversion of light reflected from an original image and a clock generator for generating each drive signal for driving the photoelectric conversion element based on a reference clock using the same or almost the same logic gate.例文帳に追加

原稿からの反射光を光電変換する光電変換素子において、基準クロックに基づいて光電変換素子を駆動するための各駆動信号を、同種のロジックゲートを用いて生成するクロック生成部と、を有する。 - 特許庁

In the pixel clock generator, a detection circuit 3 counts high frequency clocks VCLK being generated from a high frequency clock generating circuit 2 during the period of horizontal sync signals 1 and 2 corresponding to the start and end points of scanning.例文帳に追加

画素クロック生成装置において、検出回路３は、走査の始点と終点に対応する水平同期信号１と水平同期信号２の期間に高周波クロック生成回路２で発生する高周波クロックＶＣＬＫをカウントする。 - 特許庁

The system and method for implementing the IQ generator includes a master latch that generates an I signal in response to a clock input signal, and a slave latch that generates a Q signal in response to an inverted clock input signal.例文帳に追加

ＩＱ信号発生器を実施するためのシステム及び方法は、クロック入力信号に応答してＩ信号を発生するマスターラッチ、及び反転クロック入力信号に応答してＱ信号を発生するスレーブラッチを含む。 - 特許庁

The correcting means 56 is electrically connected to the clock generator 62 to give an individual correction curve to each scanning line, thus modulating the frequency of the clock generation means for each scanning line in accordance with its correction curve.例文帳に追加

補正手段（５６）はクロック生成器（６２）に電気的に接続されて、各走査線に対する個々の補正曲線をもたらし、各走査線に対するクロック生成手段の周波数をそれぞれの補正曲線に従って変調する。 - 特許庁

To provide a clock generator and an associated method for generating a clock signal, for driving a microprocessor or other digital circuit at relatively high frequencies, while reducing the spectral amplitude of EMI components as measured over a relatively large bandwidth.例文帳に追加

マイクロプロセッサまたは他のデジタル回路を比較的高い周波数でドライブするようにして、クロック信号を生成し、かつ比較的広い帯域幅に対して測定されるＥＭＩ成分のスペクトル振幅を減少するクロック生成器とする。 - 特許庁

A clock circuit 84 supplies a successive and bout of cyclic timing pulses 85 to a drive voltage generator 86 for generating a cyclic bipolar voltage 87 and a data generator 88 for generating a pulse width modulating signal 89.例文帳に追加

クロック回路８４は、周期的な両極性電圧８７を生成する駆動電圧生成器８６と、パルス幅変調信号８９を生成するデータ生成器８８とに、連続した一続きの周期τのタイミングパルス８５を供給する。 - 特許庁

The electronic control type mechanical clock that is an electronic equipment is provided with a generator for transducing a mechanical energy that is transmitted from a spring via a wheel train into an electrical energy and a rotation control device for controlling the rotary period of the generator.例文帳に追加

電子機器である電子制御式機械時計は、ゼンマイから輪列を介して伝達される機械エネルギを電気エネルギに変換する発電機２と、発電機２の回転周期を制御する回転制御装置とを備える。 - 特許庁

The communication device 1 further includes a physical layer 4 that performs wireless communication and generates a second reference clock signal S2, and a timer correcting part 3b that corrects an error in the clocking in the super frame timer on the basis of the first reference clock signal S1 generated by the reference clock generator 2 and the second reference clock signal S2 generated by the physical layer 4.例文帳に追加

さらに、通信装置１は、無線通信を行うと共に、第２基準クロック信号Ｓ２を生成する物理層部４と、基準クロック生成部２により生成された第１基準クロック信号Ｓ１と、物理層部４により生成された第２基準クロック信号Ｓ２と、に基づいて、スーパーフレームタイマ部３ａの計時における誤差を補正するタイマ補正部３ｂと、を備える。 - 特許庁

Based on an address signal of the slave 3 included in an access signal transmitted from the corresponding master 1, the switch in-master section 20 outputs a clock request signal for supplying clock signals to the switch in-slave section 21 corresponding to the slave 3 specified with the address signal to a clock generator 4.例文帳に追加

そして、スイッチ内マスタ部２０は、対応するマスタ１からのアクセス信号に含まれるスレーブ３のアドレス信号に基づいて当該アドレス信号により特定されるスレーブ３に対応するスイッチ内スレーブ部２１へのクロック信号を供給するためのクロック要求信号をクロックジェネレータ４に対して出力する。 - 特許庁

In an I/O control device 14, a bus monitoring clock control part 25 monitors a bus access signal of a sub CPU (Central Processing Unit) 22, and individually designates and controls a frequency of an operation clock supplied to each part inside the I/O control device 14 and the sub CPU 22 from a clock generator based on a monitoring result of the bus access signal.例文帳に追加

Ｉ／Ｏ制御用デバイス１４は、バス監視クロック制御部２５が、サブＣＰＵ２２のバスアクセス信号を監視し、該バスアクセス信号の監視結果に基づいて、クロックジェネレータからサブＣＰＵ２２及びＩ／Ｏ制御用デバイス１４内の各部に供給される動作クロックの周波数を個別に指定制御する。 - 特許庁

The clock data recovery circuit 3 is configured such that A/D conversion is carried out by an A/D converter 301 responding to a sampling clock of a clock generator 300, a plurality of digital output signals generated sequentially are supplied to a data correction unit 303, and correction digital signals generated sequentially are supplied to a phase comparator 305.例文帳に追加

クロックデータリカバリー回路３では、クロック発生器３００のサンプリングクロックに応答してＡ／Ｄ変換器３０１がＡ／Ｄ変換し、順次生成の複数のデジタル出力信号はデータ補正部３０３に供給され、順次生成の複数の補正デジタル信号は位相比較器３０５に供給される。 - 特許庁

A clock generator 170 generates an operation clock by which one line of subvideo data is decoded by a decoder 150 for a display period for displaying the subvideo data and at least one line of the subvideo data is decoded by the decoder 150 for a non-display period for not displaying the subvideo data, and supplies the operation clock to the decoder 150.例文帳に追加

クロック生成部１７０が、副映像データを表示する表示期間に復号部１５０により副映像データの１ラインが復号化され、副映像データを表示しない非表示期間に復号部１５０により副映像データの少なくとも１ラインが復号化される動作クロックを生成して復号部１５０へ供給する。 - 特許庁

Even when a master clock supplied from an external clock circuit 15 has a single frequency, the optimum master clock is selected according to media which are automatically reproduced, so that a timing control signal needed for a data demodulating circuit 12 and a D/A converter 13 can be generated and supplied from a timing generator 22.例文帳に追加

外部クロック回路１５から供給されるマスタークロックが単一周波数であっても、自動的に再生されるメディアに応じて最適なマスタークロックを選択することで、タイミングジェネレータ２２からデータ復調回路１２とＤ／Ａコンバータ１３に必要なタイミング制御信号を生成して供給することができる。 - 特許庁

A clock circuit includes an oscillator for generating a reference frequency signal and a spread spectrum clock generator cooperating with the oscillator for generating a spread spectrum clock output signal having a fundamental frequency and reduced amplitude EMI spectral components at harmonics of the fundamental frequency.例文帳に追加

クロック回路は、基準周波数信号を生成するための発振器と、基本周波数と減少された振幅のEMIスペクトル成分を基本周波数の高調波に於いて有する拡大スペクトル・クロック出力信号を生成するために発振器と共に作動する拡大スペクトル・クロック生成器を搭載している。 - 特許庁

The encoder clock signal is output by a clock generator 3 at any operating state, which is used at writing operation of the data to the optical disk, and the output encoder clock signal is input into SCFBPF 2 provided with the switched capacitor filter, which extracts the fundamental- frequency component of the wobble signal.例文帳に追加

クロックジェネレータ３によってどのような動作状態でも光ディスクへのデータの書き込み動作時に使用するエンコーダクロック信号を出力し、スイッチドキャパシタフィルタによって構成されたウォブル信号の基本周波数成分を抽出するＳＣＦＢＰＦ２にその出力されたエンコーダクロック信号を入力するようにした。 - 特許庁

These controllers are operated synchronously with the supplied clock signal, and each controller has a FIFO where processed data or data to be processed is stored, and the data volume in the FIFO is reported to a clock generator, and the clock signal of which the frequency is changed in accordance with the data volume is inputted.例文帳に追加

それぞれのコントローラは供給されるクロック信号に同期して動作し、各コントローラは処理済み或は処理対象のデータを記憶するＦＩＦＯを有しており、このＦＩＦＯのデータ量をクロック発生器に通知し、クロック発生器からそのデータ量に応じて周波数が変更されたクロック信号が入力される。 - 特許庁

The semiconductor device has a scan chain circuit 1 for inputting and outputting a data to/from the internal circuit 500, and a quick clock generator 300 for generating a launching clock signal LAUNCH CLK for launching the data to the internal circuit 500, and a capturing clock signal CAPTURE CLK for capturing the data from the internal circuit 500.例文帳に追加

半導体装置は、内部回路５００に対してデータの入出力を行うスキャンチェーン回路１と、内部回路５００にデータを送り込ませる送り込みクロック信号LAUNCH CLKおよび内部回路５００からデータを取り込む取り込みクロック信号CAPTURE CLKを生成する高速クロック生成装置３００とを有する。 - 特許庁

The electronic control type mechanical clock is provided with a rotary control device 50 for controlling the rotary period of a generator 2 for transducing a mechanical energy from a spring 1 to an electrical energy.例文帳に追加

電子制御式機械時計は、ゼンマイ１からの機械エネルギを電気エネルギに変換する発電機２の回転周期を制御する回転制御装置５０を備える。 - 特許庁

To solve a problem that a frequency not suitable for a task is often generated with a clock generator which generates clocks of a plurality of frequencies, and that useless power is consumed in that event.例文帳に追加

複数の周波数のクロックを生成するクロック生成回路において、タスクに適合した周波数でないことが多く、その場合に無駄な電力が消費される。 - 特許庁

An electronic control type mechanical clock is provided with a rotation control means 50 for controlling the rotation cycle of a generator 20 for converting a mechanical energy from a spring 1a to an electrical energy.例文帳に追加

電子制御式機械時計は、ゼンマイ１ａからの機械エネルギを電気エネルギに変換する発電機２０の回転周期を制御する回転制御手段５０を備える。 - 特許庁

To provide a video signal generator for reducing a phase error of a color subcarrier signal when the period of a clock of a digital reference signal generating circuit is changed.例文帳に追加

デジタル方式の基準信号発生回路のクロックの周期変更を実行した場合、カラーサブキャリア信号の位相誤差を低減できるビデオ信号発生装置を提供する。 - 特許庁

A first OE generator 32 counts a pixel clock signal CLK a number of times prescribed by a predetermined setting parameter, and generates a first OE signal OE1.例文帳に追加

第１ＯＥ発生器３２は、ピクセルクロック信号ＣＬＫを所定の設定パラメータによって規定される回数カウントすることにより、第１ＯＥ信号ＯＥ１を発生する。 - 特許庁

An address selector 42 reads from the memory 43, synchronously to a sampling clock, FIR output data corresponding to the transmission code pattern generated by the transmission code pattern generator 41.例文帳に追加

アドレス選択部４２は、送信符号パターン生成部４１で生成された送信符号パターンに応じたＦＩＲ出力データを、サンプリングクロックに同期してメモリ４３から読み出す。 - 特許庁

A phase determining part 60 in a signal processing circuit 1 makes a clock generator 20 generate sampling clocks C0 to Cn with different phases and sequentially gives the sampling clocks C0 to Cn to an analog-digital converter 10.例文帳に追加

信号処理回路1内の位相決定部60は、クロック発生器20に位相の異なるサンプリングクロックC0〜Cnを発生させてアナログ-デジタル変換器10に順次与える。 - 特許庁

To reduce a jitter contained in the output signal of a pulse wave generator even when the frequency of a basic clock oscillator cannot be made sufficiently large for the output signal.例文帳に追加

パルス波形発生装置の出力信号に含まれるジッタを、出力信号に対する基本クロック発振器の周波数を十分大きく取れない場合でも低減させる。 - 特許庁

An I2C control part 30 stores setting data regarding the operations of a gate circuit 36 and a clock generator 24 into a register 34 in accordance with address data from a CPU.例文帳に追加

Ｉ２Ｃ制御部３０は、ＣＰＵからのアドレスデータに応じてゲート回路３６およびクロック発生器２４の動作についての設定データをレジスタ３４に記憶する。 - 特許庁