「Clock Generator」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The electronically controlled mechanical clock includes first and second chopping switches 21 and 22 arranged between a power generator 2 and a power source circuit 6, and a rotation controller 7.例文帳に追加

電子制御式機械時計は、発電機２および電源回路６の間に配置された第１および第２のチョッピング用スイッチ２１，２２と、回転制御装置７を備える。 - 特許庁

To carry out a plurality of signal process by one delay element circuit in a clock recording pulse generator for the recording signal control at the time when pit data are written onto a disk surface.例文帳に追加

ディスク表面にピットデータを書き込む際の記録信号制御のためのクロック記録パルス発生装置において、一つの遅延素子回路で複数の信号処理を行う。 - 特許庁

The pulse T is received by receivers 11a-11c inside the water vessel 1, and received signals A1-A3 are input to a propagation time clock generator 14.例文帳に追加

この超音波送信パルスＴは、水槽１内の受信装置１１ａ〜１１ｃにより受信され、その受信信号Ａ１〜Ａ３が伝播時間クロック発生器１４へ送られる。 - 特許庁

Consequently, variation in dummy load capacity load due to the variance of manufacture can be corrected, and the phase adjustment of a clock generator can be made more accurately.例文帳に追加

これにより、製造上のばらつき等によるダミーロード容量負荷の変動を補正することができ、クロック発生器での位相調整をより正確に行うことができる。 - 特許庁

To provide a PWM signal generator that can increase setting resolution of an output value without changing a frequency of an operating clock and degrading an output responsiveness.例文帳に追加

動作クロックの周波数を変えず、かつ出力応答性を落とさずに出力値の設定分解能を上げることができるＰＷＭ信号発生装置を提供する。 - 特許庁

At the receiving end of the system, an inverse transport processor 18 provides PCR from auxiliary transport data and a control signal to a system clock generator 27.例文帳に追加

システムの受信端末において、逆トランスポート処理装置１８は、補助トランスポート・データからのＰＣＲ、および制御信号をシステム・クロック発生器２７に供給する。 - 特許庁

In this case, an SSG(spread spectrum generator) 53 applies frequency spread processing, only to the clock signal supplied from the timing signal generating circuit 54 to the digital image processing circuit section 56.例文帳に追加

この場合、ＳＳＧ５３は、タイミング信号発生回路５４が前記デジタル画像処理回路部５６に供給するクロック信号にのみ周波数拡散をかける。 - 特許庁

To provide a spread spectrum clock generator circuit which automatically compensates for variations in passive component values, system gain and charge pump current in a Phase Locked Loop (PLL) circuit.例文帳に追加

位相ロックループ回路内の受動素子値およびシステム利得およびチャージポンプ電流の変動を自動的に補正するスペクトル拡散クロック発生器回路を提供する。 - 特許庁

A timing generator 200 sets an active period of the enable signal enabling sampling in a period except for the period including rise or fall of the clock CLK.例文帳に追加

タイミングジェネレータ２００は、クロックＣＬＫの立上り又は立下りタイミングを含む期間以外の期間において、サンプリングを可能にするイネーブル信号のアクティブ期間を設定する。 - 特許庁

The multiplying and dividing operations in the clock pulse generator are allowed in the light stand-by mode, and the supply of the synchronization signal to the CPU and the other circuit modules is stopped.例文帳に追加

ライトスタンバイモードではクロックパルスジェネレータの逓倍及び分周動作が可能にされ且つＣＰＵ及びその他の回路モジュールへの同期クロック信号の供給が停止される。 - 特許庁

A multiplying and dividing operations in a clock pulse generator 3 are stopped in the stand-by mode, and supply of the synchronization signal to the CPU and other circuit modules is stopped.例文帳に追加

スタンバイモードではクロックパルスジェネレータ（３）の逓倍及び分周動作が停止され且つＣＰＵ及びその他の回路モジュールへの同期クロック信号の供給が停止される。 - 特許庁

An electronically controlled mechanical clock is provided with a voltage control oscillator having a generator for generating electric power by a rotor for rotating with a spiral spring as a driving source and a brake circuit for controlling a rotational period of the generator, and a rotation control means for controlling the rotational period of the generator by controlling the brake circuit.例文帳に追加

電子制御式機械時計は、ゼンマイを駆動源にして回転するロータにより発電する発電機および発電機の回転周期を制御するブレーキ回路を備えた電圧制御発振器と、ブレーキ回路を制御して発電機の回転周期を制御する回転制御手段とを備える。 - 特許庁

This device is provided with a FIFO controller for controlling the amount of stored data in the FIFO memory by controlling the write/read of the FIFO memory on the basis of the write signal of the CPU and the transmission clock of the transmission clock generator.例文帳に追加

本装置は、ＣＰＵのライト信号、伝送クロック発生器の伝送クロックに基づいて、ＦＩＦＯメモリの書き込み、読み出しを制御し、ＦＩＦＯメモリの格納データ量を調整するＦＩＦＯ制御器を設けたことを特徴とする装置である。 - 特許庁

Pulse width counters 12 and 14 count clock pulses from a clock pulse generator 11 in one cycle of the continuous pulses from a first pulse generating means 25 and a second pulse generating means 26 which generate pulses, according to the rotation of pulleys 21 and 22.例文帳に追加

パルス幅カウンター１２，１４は、プーリー２１，２２の回転に応じてパルスを発生する第１のパルス発生手段２５及び第２のパルス発生手段２６からの連続する一周期のパルス間におけるクロックパルス発生器１１からのクロックパルスをカウントする。 - 特許庁

The interface 13 for receiving data from an image sensor, which has an image forming array 12, and a clock generator 1A and transferring these data to a processor system 10 is provided with a memory for storing the image forming array data at a speed determined by a clock signal.例文帳に追加

画像形成アレイ１２を有する画像センサとクロックジェネレータ１Ａとからデータを受信し、このデータをプロセッサシステム１０へ転送するインタフェース１３は、画像形成アレイデータを、該クロック信号により決定された速度で記憶するメモリを備える。 - 特許庁

A mobile terminal includes: a battery 7; a first central processing unit (CPU) 1; and a first clock generator 5 for giving a clock signal to the first CPU 1, and the battery 7 is thermally coupled to the first CPU 1 and provided at a position adjacent thereto.例文帳に追加

電池７と、第１の中央処理装置１と、第１の中央処理装置１にクロック信号を与える第１のクロック発生器５とを備え、電池７を第１の中央処理装置１に熱的に結合するとともに隣接した位置に設ける。 - 特許庁

Frequency modulation devices 11, 13 form image clocks 16, 17 based on setting values (variable magnification coefficients) input from setting registers 12, 14 corresponding to a reference clock signal Refclk generated by a reference clock generator 10.例文帳に追加

周波数変調デバイス１１，１３は、基準クロック発生部１０から発生された基準クロック信号Ｒｅｆｃｌｋと対応する設定レジスタ１２，１４から入力された設定値（変倍係数）に基づいて画像クロック１６，１７を生成する。 - 特許庁

Respective pseudo-random number bit sequence generators 3a to 3c inside an error-rate measuring apparatus 1 generate transmission data (a) to (c) on the basis of clock pulses which are input from a clock generator 2, and they are output to digital modulation parts 4a to 4c connected at the outside.例文帳に追加

エラーレート測定装置１内の各擬似乱数ビット列発生器３ａ〜ｃは、クロック発生器２から入力されるクロックパルスに基づいて送信データａ〜ｃを生成し、外部に接続されたデジタル変調部４ａ〜ｃに出力する。 - 特許庁

Here, when the frequency of the clock generator 85 is also varied as set by the CPU 30, operation at a more suitable clock frequency can be performed to suppress an increase in power consumption due to an unnecessary high-speed signal.例文帳に追加

なお、クロック発生部８５の周波数も、ＣＰＵ３０からの設定で可変とするように構成すれば、更に最適なクロック周波数での動作が可能になり、不必要な高速クロック信号による消費電力の増加を抑えることができる。 - 特許庁

In the servo control device 1, a sampling clock generator 4 generates a clock in a sampling frequency fixed independently from the number of revolutions of the optical disk to be supplied repeatedly to the control circuit 3.例文帳に追加

本実施の形態におけるサーボ制御装置１では、サンプリングクロック発生部４が光ディスクの回転数とは独立に固定されたサンプリング周波数を有するサンプリングクロックを発生させ、このサンプリングクロックを繰り返し制御回路３に供給するようにする。 - 特許庁

Each A/D converter 25 is supplied with a sampling clock which is generated by a clock generator 26 and has a period Ts as an N multiple of the predetermined time ΔT in an in-phase state and samples the input signal x(t) equivalently at a period Ts/N.例文帳に追加

各Ａ／Ｄ変換器２５には、クロック生成部２６によって生成された所定時間ΔＴのＮ倍の周期Ｔｓのサンプリングクロックが同相で与えられ、アナログ信号ｘ（ｔ）に対して等価的に周期Ｔｓ／Ｎのサンプリングが行なわれる。 - 特許庁

An optical clock pulse generator 14 has basic a repetition frequency component of the RZ optical pulse signal inputted from the depultiplexer 12 and generates an optical clock synchronized to the RZ optical pulse signal, to be supplied to the gate device 16.例文帳に追加

光クロック発生装置１４は、光分波器１２から入力するＲＺ光パルス信号の基本繰り返し周波数成分を有し、且つ、ＲＺ光パルス信号に同期した光クロックを発生し、光−光ゲート装置１６に供給する。 - 特許庁

Since the time can be maintained for each preset channel by using the time of the slave clock 5 for an initial value of the spread code generator, the generator can generate a spreading code at the time coincident for each system even when the time of each system differs.例文帳に追加

このスレーブ時計５の時刻を拡散符号発生器の初期値として用いることにより、各プリセットチャネルごとに時刻を維持することができるため各系の時刻が異なっている場合でも各系に一致した時刻で拡散符号を発生できる。 - 特許庁

To provide an electrically controlled mechanical clock that increases the duration while maintaining the generator size even when the spiral spring size is enlarged, or promotes miniaturization of the generator while maintaining the duration without changing the spiral spring size.例文帳に追加

ぜんまいサイズを大きくした場合でも、発電機サイズを維持しつつ持続時間を長くできたり、あるいはぜんまいサイズを変えずに、持続時間を維持しつつ発電機の小型化を促進させたりできる電子制御式機械時計を提供すること。 - 特許庁

When the rotational speed of the rotor 15 is faster than a reference speed set based on the set speed, based on a motor pulse signal and a clock signal generated by a clock signal generator 31, a delay pulse signal, which is delayed in phase relative to the motor pulse signal, is transmitted from a motor pulse recognition part 30 in a delay pulse generator 32.例文帳に追加

回転子１５の回転速度が設定速度を基準として設定された基準速度よりも速い場合は、遅延パルス生成部３２において、モータパルス認識部３０からモータパルス信号とクロック信号生成部３１で生成されたクロック信号とに基づき、モータパルス信号に対して位相が遅れた遅延パルス信号が発信される。 - 特許庁

An image output timing generator 10 multiplexes a horizontal synchronizing signal 1a, a vertical synchronizing signal 1b, a set strobe signal 3a, a set clock signal 3b, and a set data signal 3c to gather these signals as one composite signal 10a, and outputs the composite signal 10a and an image clock signal 1c to a drive timing generator 20.例文帳に追加

映像出力タイミング発生器１０は、水平同期信号１ａ、垂直同期信号１ｂ、設定ストローブ信号３ａ、設定クロック信号３ｂおよび設定データ信号３ｃを多重し、複合信号１０ａとして一つの信号に纏め、複合信号１０ａと映像クロック信号１ｃを駆動タイミング発生器２０へ出力する。 - 特許庁

An integrated value 14 and a frequency-setting clock AC_CLK are inputted to an AC-signal generator 4 to regulate the amplitude according to the integrated value 14, and a sinusoidal AC signal 18 is generated at a regulated frequency in accordance with the frequency-setting clock.例文帳に追加

ＡＣ信号生成部４に積分値１４と周波数設定クロックＡＣ＿ＣＬＫが入力されて、積分値１４に従って振幅を制御され、周波数設定クロックに従って周波数を制御された正弦波であるＡＣ信号１８が生成される。 - 特許庁

At the start of a timer output instruction, a CPU 25 sets the clock frequency of a pulse generator 33 and presets the clock count number of a hardware counter 35, and also starts outputting a general signal from a general port 25a to an AND circuit 36 at the same time.例文帳に追加

ＣＰＵ２５は、タイマ出力命令起動時に、パルスジェネレータ３３におけるクロック周波数の設定と、ハードカウンタ３５におけるクロックカウント数のプリセットを行い、同時に、汎用ポート２５ａからＡＮＤ回路３６に対する汎用信号の出力を開始する。 - 特許庁

The counter 174 generates a clock counter signal CLOCKCOUNT, representing the timing difference between a rising timing point of a clipped reset signal CREsig and a rising timing point of the last output enable signal LASTOE, and then provides the clock counting signal to a load signal generator 176.例文帳に追加

カウンタ部１７４は、クリップされたリセット信号ＣＲＥｓｉｇのライジング時点と、最後の出力イネーブル信号ＬＡＳＴＯＥのライジング時点と、の差異示すクロックカウント信号ＣＬＫＣＯＵＮＴを生成し、これをロード信号生成部１７６に供給する。 - 特許庁

A clock generator 16 stops supply of an operating clock signal to the image processing section 2 under the control of a mobile phone control section 18 for a period when no image is processed by the image processing section 2, and the multiplexer 4 selects the transmission line TA by the selection control signal SL1.例文帳に追加

画像処理部２で画像処理されない期間中、携帯電話制御部１８の制御によりクロック生成器１６は画像処理部２への動作クロック信号の供給を停止し、選択制御信号ＳＬ１によりマルチプレクサ４は伝送路Ｔ_Aを選択する。 - 特許庁

To provide a clock generator, which is capable of making the phase of inputted clocks conform to that of reference signals and preventing its clock phase adjustment function from decreasing in resolution without increase in circuit scale, even if conditions such as a power supply voltage, temperatures or the like vary.例文帳に追加

入力されたクロックの位相を、基準となる信号の位相に合わせることが可能なクロック発生装置を、回路規模の増大を要さずに、電源電圧、温度等の条件が変動してもクロック位相調整の分解能の低下を防ぐことを可能にする。 - 特許庁

An optical disk reproducing device 10 is provided with a clock detector 14 for detecting a clock from the reproducing signal of an optical disk 1, a synchronous detector 16 for detecting a postamble and an address from the reproducing signal of the optical disk 1, and a postamble generator 20.例文帳に追加

光ディスク再生装置１０は、光ディスク１の再生信号からクロックを検出するクロック検出器１４と、光ディスク１の再生信号からポストアンブル及びアドレスを検出する同期検出器１６と、ポストアンブル発生部２０とを備えている。 - 特許庁

Besides, the number of synchronizing clocks counted by a counter 106 between the first and second times is calculated and the frequency dividing ratio of a baud generator 105 is controlled to reduce the difference between the calculated number of synchronizing clock signals and the number of synchronizing clock signals.例文帳に追加

また、前記第１、第２の時刻間にカウンタ１０６で計数した同期クロック信号数を算出すると共に、前記算出した同期クロック信号数と同期クロック信号数との差分が小さくなるようにボージェネレータ１０５の分周比を制御する。 - 特許庁

Karaoke musical piece data having background video starring a singer himself or herself are stored; live video input from a video input unit 24 and the background video are compared and synchronized with each other (a synchronous control unit 3), and a clock signal is generated based upon the synchronism (a clock generator 4).例文帳に追加

本人出演の背景映像を有するカラオケ楽曲データを記憶し、ビデオ入力部２４から入力されたライブ映像と背景映像とを対比して同期をとり（同期制御部３）、この同期に基づいてクロック信号を生成する（クロック生成部４）。 - 特許庁

A phase comparing electric signal 6 according to the phase difference between separated output optical signals 4 and 5 is obtained and the light clock 8 whose frequency and phase are adjusted according to the value of the electric signal 6 is obtained in a light pulse generator 5000 and the light clock 8 is entered in the light gate element 2000.例文帳に追加

分離した出力光信号4,5の位相差に応じた位相比較電気信号6を求め、この電気信号6の値に応じて周波数と位相が調整された光クロック8を光パルス発生器5000で求めて、この光クロック8を光ゲート素子2000に入力する。 - 特許庁

A candidate path determining circuit 153 determines phases having large correlation in short integration as candidata paths in order, assigns them to the correlators 104-4 to 104-n, and outputs a control signal for generating an operation clock based upon the assignment result to a clock generator 106.例文帳に追加

候補パス決定回路１５３は、ショート積分において相関値が高かった位相を順に候補パスとして決定し、サーチ用相関器１０４-1〜nに割り当て、クロック発生器１０６に、割り当て結果に基づく動作クロックを発生させる制御信号を出力する。 - 特許庁

Based on a detection result of the reception data amount detection unit 131, a transmission data amount of data to be transmitted per unit time determined by a clock signal from a clock generator 14 of a present device is determined and the transmission data amount per unit time is adjusted.例文帳に追加

受信データ量検出部１３１の検出結果に基づいて、自機のクロックジェネレータ１４からのクロック信号によって定められる単位時間当たりに送信すべきデータの送信データ量を決定し、単位時間当たりの送信データ量を調整する。 - 特許庁

A demodulation phase determining circuit 154 judges the candidata path having the largest correlation in long integration to be most suitable for demodulation and outputs a control signal for generating an operation clock based upon the judgment result to the clock generator 106.例文帳に追加

復調位相決定回路１５４は、ロング積分において相関値が最も高かった候補パスを復調に用いるものとして最適であると判断し、クロック発生器１０６に、判断結果に基づく動作クロックを発生させる制御信号を出力する。 - 特許庁

By selecting the duty ratio of the clock signal to control the switching, the output power of the generator ACG is kept almost constant when charging a high voltage or low voltage battery to suppress the torque fluctuation in the generator ACG.例文帳に追加

そして、このスイッチングを制御するためのクロック信号のデューティを選択することにより、高電圧系の充電時と低電圧系の充電時との発電機ＡＣＧの出力電力を略等しく制御して発電機ＡＣＧの入力トルクの変動を抑える。 - 特許庁

By selecting the duty ratio of the clock signal CLK, the output current wave of the generator ACG is made almost close to a sine wave when charging a high voltage or low voltage battery to suppress the torque fluctuation in the generator ACG.例文帳に追加

そして、クロック信号ＣＬＫのデューティを選択することにより、高電圧系の充電時と低電圧系の充電時との発電機ＡＣＧの出力電流波形を正弦波に近似させ、これにより発電機ＡＣＧの入力トルクの変動を抑える。 - 特許庁

This higher harmonic spread spectrum circuit of clock frequencies is provided with a transmitter for outputting a clock signal, a CR integrator for integrating each clock signal while switching plural time constants, a control signal generator for outputting a control signal for selecting the time constant, and a waveform shaper for wave form-shaping the output signal of the CR integrator.例文帳に追加

クロック信号を出力する発信器と、複数の時定数切り替えながら前記各クロック信号を積分するＣＲ積分器と、前記時定数を選択制御信号を出力する制御信号発生器と、ＣＲ積分器の出力信号を波形整形する波形整形器と、からクロック周波数の高調波スペクトラム拡散回路を構成する。 - 特許庁

The method of synchronizing comprises sending, to the local data processor 4 from the source data processor 2, timing packets each, including at least fields containing the destination address of the local processor and reference clock data indicating the time the packet, is launched on to the network, and controlling the frequency of the local clock generator 30 in dependence on the reference clock data.例文帳に追加

同期方法は、送信元データプロセッサ２から局所データプロセッサ４に、少なくとも局所プロセッサの宛先アドレスを含むフィールドと、パケットを非同期パケット交換網に送信した時刻を表す基準クロックデータを含むフィールドとを有するタイミングパケットを送信し、基準クロックデータに基づいて、局所クロック発生器３０の周波数を制御する。 - 特許庁

Carrier generating parts are provided separately for each phase of a U phase, a V phase, and a W phase, and each carrier generating part has an up/down counter which counts clocks outputted from a clock generator.例文帳に追加

Ｕ相、Ｖ相、Ｗ相の各相ごとにキャリア発生部が設けられ、それぞれのキャリア発生部はクロック発生器から出力されるクロックを計数するアップダウンカウンタを有する。 - 特許庁

A signal superimposition circuit 206 is arranged on the inspection device 200, and a clock signal is superimposed on a power source from a signal generator 203, and outputted as a power source 231 after signal superimposition.例文帳に追加

検査装置２００に信号重畳回路２０６を配置し信号発生器２０３からクロック信号を電源に重畳し、信号重畳後電源２３１として出力する。 - 特許庁

A second phase comparator 24 outputs a signal PD 2 based on a phase relation between a signal outputted by a self-running clock generator and a signal outputted by the voltage control oscillator 12.例文帳に追加

第２の位相比較器２４は、自走クロック発生器が出力する信号と電圧制御発振器１２が出力する信号との位相関係に基づく信号ＰＤ２を出力する。 - 特許庁