「Design verification」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Therefore, layout design and layout verification, etc. can be prevented from becoming complicated.例文帳に追加

このため、レイアウト設計およびレイアウト検証等が煩雑になることを防止できる。 - 特許庁

To make layout design efficient by shortening a convergence time in timing verification.例文帳に追加

タイミング検証における収束時間を短くしてレイアウト設計の効率化を図る。 - 特許庁

To attempt shortening of verification period efficiently even if the design rule is complicated.例文帳に追加

設計ルールが複雑化しても効率的に検証期間の短縮化を図ること。 - 特許庁

To provide a design verifying device for a semiconductor integrated circuit which effectively introduces form verification even in high order design and constructs a fast function verification environment with high verification accuracy and to provide its method and a recording medium.例文帳に追加

上位設計でも形式検証を効果的に導入でき、高速で検証確度の高い機能検証環境を構築する半導体集積回路の設計検証装置、方法及び記憶媒体を提供する。 - 特許庁

LAYOUT VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, DESIGN METHOD, LAYOUT DESIGN PROGRAM, AND MANUFACTURING METHOD FOR THE SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト検証方法、設計方法、レイアウト設計プログラム、半導体集積回路の製造方法 - 特許庁

SYSTEM AND METHOD FOR VERIFYING DESIGN AND COMPUTER- READABLE MEDIUM WITH PROGRAM FOR DESIGN VERIFICATION RECORDED THEREON例文帳に追加

設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体 - 特許庁

The method comprises: a verification load estimation method with respect to a design of a logical circuit; a verification load estimation method with respect to verification items of the logical circuit; a re-estimating method of the verification load according to the verification result; and a scheduler for distributing an operation processor according to the verification load.例文帳に追加

論理回路の設計に対する検証負荷見積り手法と、論理回路の検証項目に対する検証負荷見積り手法と、検証結果による検証負荷の再見積り見積り手法と、 検証負荷による演算処理装置の配分を行うスケジューラと、による構成。 - 特許庁

To provide a design verification device easily obtaining a design standard that a target place satisfies among a plurality of design standards.例文帳に追加

対象箇所が複数の設計基準のうちのどの設計基準を満たしているかを容易に把握することができる設計検証装置を得ること。 - 特許庁

To provide a method for solving the problem of load and time involved by design verification.例文帳に追加

設計検証に伴う負荷および時間の問題を解決する方法を提供する。 - 特許庁

To improve efficiency in development and verification of digital circuit design description.例文帳に追加

デジタル回路の設計記述の開発および検証を効率化することを可能にする。 - 特許庁

To improve the efficiency of data transfer, to increase operation speed and to shorten design/verification time.例文帳に追加

データ転送効率を高め、動作速度を速くし、設計・検証時間を短縮する。 - 特許庁

To speed-up design verification of semiconductor layout data by improving efficiency of pattern matching.例文帳に追加

パターンマッチングの効率化を図り、半導体レイアウトデータの設計検証を高速化する。 - 特許庁

VERIFICATION METHOD OF SOFT ERROR RATE OF SEMICONDUCTOR DEVICE, AND DESIGN METHOD OF SEMICONDUCTOR DEVICE例文帳に追加

半導体デバイスのソフトエラー率の検証方法及び半導体デバイスの設計方法 - 特許庁

ELECTRONIC SOFTWARE DESIGN SPECIFICATION DOCUMENT VERIFICATION METHOD AND DEVICE, AND COMPUTER-READABLE MEDIUM例文帳に追加

電子ソフトウェア設計仕様文書検証方法及び装置、並びにコンピュータ可読媒体 - 特許庁

LAYOUT VERIFICATION METHOD AND DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING THE SAME例文帳に追加

レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法 - 特許庁

To provide a logic verification system, a logic verification method, and a logic verification program, each contributes to reduction of man-hour for logic design with respect to logic verification and error position correction of a designed logic circuit.例文帳に追加

設計した論理回路の論理検証およびエラー箇所の修正において、論理設計工数の低減に寄与することのできる論理検証装置、論理検証方法および論理検証プログラムを提供する。 - 特許庁

To provide a method for easily constructing a design supporting system which is provided with a design verification supporting device to be used for verifying the design of an object to be designed and a design changing device for changing the design and the design supporting system to be constructed by this method and a design verification supporting device to be used for this system.例文帳に追加

設計対象の設計の検証を行うために用いられる設計検証支援装置と設計変更を行う設計変更装置とを備える設計支援システムを容易に構築することができる構築方法、その方法によって構築される設計支援システム、及びそのシステムに用いられる設計検証支援装置の提供。 - 特許庁

To provide a system for performing design verification testing, which does not require so many resources for execution of testing and storage of verification tools as a conventional system.例文帳に追加

検査実行且つ検証ツールの格納に従来システムほど多くの資源を必要としない設計検証検査システムの提供。 - 特許庁

A clock supply circuit 103 supplies the clock for emulation to a verification design 101 obtained by modeling a circuit that performs logic verification.例文帳に追加

クロック供給回路１０３が論理検証を行う回路をモデリングした検証デザイン１０１にエミュレーション用クロックを供給する。 - 特許庁

To provide a technique which performs a design and check including timing specifications and prevents re-design in a design downstream and can improve a design efficiency and quality in a system of a design and a verification of a circuit board.例文帳に追加

回路基板の設計及び検証のシステムにおいて、タイミング仕様を含む設計及びチェックを行い、設計下流工程での手戻りを未然に防止して設計効率・品質を向上できる技術を提供する。 - 特許庁

By a certain aspect of the verification at the time of design of the system, description of the system and description of environment during the design are received.例文帳に追加

システムの設計時検証のある態様によれば、設計中のシステムの記述および環境の記述が受け取られる。 - 特許庁

To simply perform a logical design and a layout design including also the verification of the designs.例文帳に追加

半導体集積回路の階層レイアウト設計において、論理設計とレイアウト設計とをその検証も含めて簡便に行う。 - 特許庁

To provide a design rule check verification device and a design rule check verification method capable of verifying easily a DRC rule, and capable of confirming easily whether a verification result is correctly executed or not.例文帳に追加

ＤＲＣルールの検証を容易に行うことができるとともに、その検証結果が正しく実施されているか否かも容易に確認することができるデザインルールチェック検証装置およびデザインルールチェック検証方法を提供する。 - 特許庁

To provide a design support apparatus which can efficiently perform verification of conveyance mechanism control software, namely, verification of conveyance control of a carrier, without any omission of verification by a designer.例文帳に追加

搬送機構制御ソフトウェアの検証、即ち、搬送体の搬送制御の検証を設計者の検証漏れ無く効率良く行うことを可能とした設計支援装置を提供する。 - 特許庁

In decoding processing SC, encrypted design data 14 after execution of design/verification processing S2 are decoded to generate the original circuit design data 15.例文帳に追加

復号化処理ＳＣでは、設計・検証処理Ｓ２が実行された後の暗号化設計データ１４に対して復号化を行い、元の回路設計データ１５を生成する。 - 特許庁

In accordance with the results of the verification, the first and second design patterns are corrected (ST7).例文帳に追加

さらに検証結果に応じて第１設計パターンおよび第２設計パターンを補正する（ＳＴ７）。 - 特許庁

To improve the efficiency of design verification and that of IP (intellectual property).例文帳に追加

設計検証の効率性やＩＰ（設計資産）利用の効率性を向上させることを課題とする。 - 特許庁

To reduce a load of timing closure on design side and a load of OPC and process verification on manufacture side, and to improve design efficiency.例文帳に追加

設計側のタイミングクロージャの負荷、更には製造側のＯＰＣ及びプロセス検証の負荷を軽減し、設計効率の向上をはかる。 - 特許庁

Thus, convenience, accuracy and performance in the asynchronous circuit design are improved so as to achieve quick design and verification of the asynchronous circuit.例文帳に追加

こうして、非同期回路設計の便利性、正確さ、及び性能を増し、非同期回路の急速設計、検証の目的を達成する。 - 特許庁

To perform only the logic verification of design data described in a logic description language to dispense with the verification of design data described in a net list by conforming the handling of an indefinite value between the design data described in the logic description language and the design data described in the net list.例文帳に追加

論理記述言語で記述された設計データとネットリストで記述された設計データとで不定値の取り扱いを同じにすることにより、論理記述言語で記述された設計データの論理検証のみを行い、ネットリストで記述された設計データの検証を不要にすることを課題とする。 - 特許庁

The design quality inspection support system includes a database storing logical system definition information about specifications for an information processing system and design verification parameters for verifying the specifications, a specification read processing part, a design information extraction processing part, and a design verification processing part.例文帳に追加

情報処理システムの設計書の論理体系定義情報及び設計書を検証するための設計検証パラメータを記憶したデータベースと、設計書読込処理部と、設計情報抽出処理部と、設計検証処理部とを備えた設計品質検査の支援システム。 - 特許庁

To provide a verification method and verification program of circuit design, which can improve the quality of a circuit by detecting the deadlock of a state machine.例文帳に追加

ステートマシンのデッドロックを検出し、回路の品質を向上させることができる回路設計の検証方法および検証プログラムの提供を図る。 - 特許庁

To automatically extract a verification item simply and efficiently from a verification item list in a free format for improving verification comprehensiveness and reducing manpower cost and a design period.例文帳に追加

フリーフォーマットの検証項目リストから簡単かつ効率的に検証項目を自動抽出することにより、検証網羅性の向上、人的コストの低減および設計期間の短縮化を図ること。 - 特許庁

Each of a plurality of IPs 15 has an IP constraint information CON-IP indicating the design constraint used for verification of the LSI design.例文帳に追加

複数のＩＰ１５の各々は、ＬＳＩ設計の検証に用いられる設計制約を示すＩＰ制約情報ＣＯＮ−ＩＰを有する。 - 特許庁

A design quality analysis part 105 generates design quality information 106 from design data 102, certification data 103 and a verification result 104, which are obtained by a design processing using a computer, by an analysis processing.例文帳に追加

コンピュータを使用した設計処理により得られる設計データ１０２、検証データ１０３、及び検証結果１０４から、設計品質分析部１０５は設計品質情報１０６を分析処理より生成する。 - 特許庁

To prevent the omission of verification of hardware including a plurality of condition branches to achieve a hardware design having no bug.例文帳に追加

複数の条件分岐を含むハードウェアの検証漏れを防ぎ、バグないハードウェア設計を実現させる。 - 特許庁

DESIGN ADEQUACY VERIFICATION DEVICE, METHOD AND PROGRAM REGARDING SUPPRESSION OF POWER SOURCE NOISE OF ELECTRONIC CIRCUIT BOARD例文帳に追加

電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム - 特許庁

To reduce the design and verification period for a system that uses a plurality of user-programmable integrated circuits.例文帳に追加

ユーザによってプログラミング可能な集積回路を複数用いるシステムの設計・検証期間を短縮する。 - 特許庁

To provide a semiconductor integrated circuit design method, shortening the verification period as compared with the conventional method.例文帳に追加

従来に比べて検証期間を短縮できる半導体集積回路設計方法を提供すること。 - 特許庁

A design support device 100 carries out wiring verification to a tentative wiring area 300 (step S101).例文帳に追加

設計支援装置１００は、仮配線領域３００に対して配線検証を行う（ステップＳ１０１）。 - 特許庁

To appropriately exchange data for a flexible object between a design verification device and a three-dimensional CAD system.例文帳に追加

設計検証装置と三次元ＣＡＤシステムとの間で柔軟物のデータを適切に交換する。 - 特許庁

To provide a layout processor capable of reducing workload in a layout design and the verification work.例文帳に追加

レイアウト設計とその検証作業における作業負荷を軽減できるレイアウト処理装置を提供する。 - 特許庁

To provide an insulation verification system that can shorten time for product development and product design.例文帳に追加

製品開発や製品設計の時間の短縮を得ることの可能な絶縁性検証システムを提供する。 - 特許庁

A control part 21 of a circuit design support server 20 executes operation verification about a created template.例文帳に追加

回路設計支援サーバ２０の制御部２１は、作成したテンプレートについて動作検証を実行する。 - 特許庁

To provide a circuit design verification apparatus capable of calculating the fan-out of a circuit based on a net list for circuit simulation.例文帳に追加

回路シミュレーション用のネットリストに基づいて、当該回路のファンアウトを計算できるようにすること。 - 特許庁