「In3」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A return reflector (410) and a non-polarization beam splitter system (1010) split the synthetic beam (OUT0) into separate input beams (IN1, IN2, and IN3) for axes of the interferometers (1000 and 1100), and return a separate beam for each second-time passage through the interference optical system.例文帳に追加

リターン反射器(410)と非偏光ビームスプリッタシステム(1010)が、干渉計(1000,1100)の種々の軸に関して合成ビーム(OUT0)を分離入力ビーム(IN1,IN2,IN3)へと分割し、干渉光学系を通るそれぞれの第2回目の通過のために分離ビームを戻す。 - 特許庁

After that, the level of a signal IN3 is changed from 'L' to 'H' to change the level of the holding signal HLD of the flip-flop 259 to 'H', and the signal IN3 is intercepted by an AND gate 253, and the mode setting signals are held by the multiplexers 251 and 252.例文帳に追加

その後、信号ＩＮ３を‘Ｌ’レベルから‘Ｈ’レベルにしてフリップフロップ２５９の保持信号ＨＬＤを‘Ｈ’レベルにして、信号ＩＮ３をアンドゲート２５３によって遮断するととともに、マルチプレサ２５１，２５２でモード設定信号を保持する。 - 特許庁

Thus, the voltage level of a third functional block input signal IN3 is promptly decreased to be as low as around the second power supply V2.例文帳に追加

よって、第３機能ブロック入力信号ＩＮ３の電圧レベルは第２電源Ｖ２付近まで速やかに引き下げられる。 - 特許庁

Since the TC1 to TC3 are connected between the connecting point between the drains of both transistors constituting the IN1 to IN3 and grounding potential, the low voltage operation can be achieved as compared when the T1 to TC3 are connected in series with the IN1 to IN3.例文帳に追加

このとき、制御用トランジスタＴＣ_1 〜ＴＣ_3 は、ＣＭＯＳインバータＩＮ_1 〜ＩＮ_3 の両トランジスタのドレイン間の接続点と接地との間に接続されているから、制御用トランジスタＴＣ_1 〜ＴＣ_3 をＣＭＯＳインバータＩＮ__1 〜ＩＮ_3 と直列に接続する場合に比較して、低電圧化を図ることができる。 - 特許庁

A holding circuit 2 holds a result processed by arithmetic circuits 36 to 42 which collectively receive four bits from inputs IN3 to IN0.例文帳に追加

入力ＩＮ３〜ＩＮ０から４ビットを一括して受ける演算回路３６〜４２によって処理した結果を保持回路２によって保持する。 - 特許庁

To reduce a quantity which when a signal that enters through an input terminal IN3 at a mixer section leaks into input terminals IN1 and IN2 at a local amplifier section.例文帳に追加

ミキサ部の入力端子ＩＮ３から入ってくる信号がローカルアンプ部の入力端子ＩＮ１，ＩＮ２に漏れ込んでくる量を低減する。 - 特許庁

When the alarm mask signal is input from the logic circuit 11 to the mask unit 12, the mask unit 12 masks a first alarm signal to be sent from In3 to Out3.例文帳に追加

論理回路１１からマスクユニット１２にアラームマスク信号が入力したら、マスクユニット１２は、Ｉｎ３からＯｕｔ３へ送られる第１のアラーム信号をマスクする。 - 特許庁

In a voltage supply circuit 8, a direct current voltage Vm is applied between input terminals IN3, and IN4, and a direct current voltage Vr-Vm is applied between input terminals IN1 and IN2.例文帳に追加

電圧供給回路８は、入力端子ＩＮ３・ＩＮ４間に直流電圧Ｖｍが与えられ、入力端子ＩＮ１・ＩＮ２間に直流電圧Ｖｒ−Ｖｍが与えられる。 - 特許庁

Connection relationships from outputs of the intermediate modules 103-105 to each input IN1-IN3 of the output layer modules 106 and 107 are also different in each of the output layer modules 106 and 107.例文帳に追加

また中間層モジュール１０３〜１０５の出力から出力層モジュール１０６，１０７の各入力ＩＮ１〜ＩＮ３への接続関係も、出力層モジュール１０６，１０７の各々で異なっている。 - 特許庁

Analog signals inputted from input terminals IN1 to IN3 are supplied to diffusion layer regions 221, 223 and 225 via transistors 301 to 303, and then accumulated as electric charge.例文帳に追加

入力端子ＩＮ１乃至ＩＮ３から入力されたアナログ信号はトランジスタ３０１乃至３０３を介して拡散層領域２２１、２２３および２２５に供給され、電荷として蓄積される。 - 特許庁

Connection relationships from three input terminals 111-113 of an input layer to each input IN1-IN3 of the intermediate modules 103-105 are different in each of the intermediate modules 103, 104, and 105.例文帳に追加

入力層の３つの入力端子１１１〜１１３から中間層モジュール１０３〜１０５の各入力ＩＮ１〜ＩＮ３への接続関係は、中間層モジュール１０３，１０４，１０５の各々で異なっている。 - 特許庁

When magnetic resonance signals are received by the coil elements 41, 43, 45 and 47, the input terminals IN1, IN3, IN5 and IN7 of the switch 8 are switched so as to be connected respectively with the two output terminals.例文帳に追加

コイルエレメント４１、４３、４５、および４７で磁気共鳴信号を受信する場合、スイッチ８の入力端子ＩＮ１、ＩＮ３、ＩＮ５、およびＩＮ７は、それぞれ２つの出力端子に接続されるように切り替わる。 - 特許庁

A second latch circuit 20 is provided in parallel to the first latch circuit 10, and includes a third inverter IN3 and latches the input data D with the other of the leading edge and trailing edge of the clock signal CLK.例文帳に追加

第２ラッチ回路２０は、第１ラッチ回路１０と並列に設けられ、第３インバータＩＮ３を含み、クロック信号ＣＬＫの立ち上がりエッジおよび立ち下がりエッジの他方で入力データＤをラッチする。 - 特許庁

By switching an input terminal to which an input AC signal Sin is input among a plurality of terminals in3, in5 and in7, the input paths of the input AC signal Sin to blocks in a conductor part 111 are switched.例文帳に追加

入力交流信号Ｓinが入力される入力端子を、複数の端子in３，in５，in７間で切り換えることにより、導体部１１１におけるブロックに対する入力交流信号Ｓinの入力経路を切り換える。 - 特許庁

A transistor Q10 supplies the second voltage signal Vr to the gate of the transistor Q4 according to the signal of a third input terminal IN3, and the gate is connected with a fourth input terminal IN4 through a capacitor element C3.例文帳に追加

トランジスタＱ１０は第３入力端子ＩＮ３の信号に応じて第２電圧信号ＶｒをトランジスタＱ４のゲートに供給し、当該ゲートは容量素子Ｃ３を介して第４入力端子ＩＮ４と結合される。 - 特許庁

A head controlling means controls a print head according to an ink absorbency of the printing paper so that a delivering interval of the ink between previous scanning and the next scanning of the print head widens as the absorbency is lower (In1 and In3).例文帳に追加

ヘッド制御手段は、プリント用紙のインクの吸収性に応じて、その吸収性が低いほどプリントヘッドの前の走査と次の走査との間におけるインクの吐出間隔が広がるように、プリントヘッドを制御する（Ｉｎ１，Ｉｎ３）。 - 特許庁

By this, a controlling current Id is made to flow through the TC1 to TC3, which results in varying the inverter current If flowing through the IN1 to IN3, and oscillation frequencies of oscillation output varies.例文帳に追加

これによって制御用トランジスタＴＣ__1 〜ＴＣ_3 には制御用電流Ｉｄが流れるから、結果的にインバータＩＮ_1 〜ＩＮ__3 を流れるインバータ電流Ｉｆが変化することになって、発振出力の発振周波数が変化する。 - 特許庁

A third switch driving signal IN3 is input to the third transistor M3 to turn ON the third transistor M3 at a slightly earlier point in time than when complementary switch driving signals IN1 and IN2 are input to drive the first and second transistors M1 and M2.例文帳に追加

そして、第１及び第２のトランジスタＭ１，Ｍ２に相補のスイッチ駆動信号ＩＮ１，ＩＮ２を入力して駆動するよりも少し早いタイミングで、第３のトランジスタＭ３に第３のスイッチ駆動信号ＩＮ３を入力してオンさせる。 - 特許庁

Controlling transistors TC1 to TC3 comprising N-channel MOS transistors are connected between a connecting point between drains of both transistors constituting CMOS inverters IN1 to IN3 and grounding potential, and a control voltage VC is applied to gates of the TC1 to TC3.例文帳に追加

ＣＭＯＳインバータＩＮ_1 〜ＩＮ_3 を構成する両トランジスタのドレイン間の接続点と、接地電位との間にＮチャネルＭＯＳトランジスタからなる制御用トランジスタＴＣ_1 〜ＴＣ_3 を接続し、制御用トランジスタＴＣ_1 〜ＴＣ_3 のゲートに制御電圧Ｖ_C を印加する。 - 特許庁

When prescribed input signals IN1-IN3 are inputted into a driver circuit 5, FET 21 is switched on as long as a prescribed period, and FETs 22, 23 are switched on alternately as long as a prescribed period, in each half period of a resonance period (reciprocal of a resonance frequency) of a vibrator 3.例文帳に追加

ドライバ回路５に所定の入力信号ＩＮ１〜ＩＮ３が入力されると、振動子３の共振周期（共振周波数の逆数）の半周期ごとに、ＦＥＴ２１が所定期間だけオンすると共にＦＥＴ２２および２３が当該所定期間だけ交互にオンする。 - 特許庁

The input selector circuit is constituted of clocked inverters CI1, CI2, CI3, intermediate node wires NET1, NET11, inverters INV0, INV1, INV2, INV3, a p-channel MOS transistor P3, input terminals IN1, IN2, IN3, an output terminal OUT, and selection terminals SEL1, SEL2, SEL3.例文帳に追加

クロックドインバータＣＩ１、ＣＩ２及びＣＩ３と、中間ノード配線ＮＥＴ１及びＮＥＴ１１と、インバータＩＮＶ０、ＩＮＶ１、ＩＮＶ２及びＩＮＶ３と、Ｐチャネル型ＭＯＳトランジスタＰ３と、入力端子ＩＮ１、ＩＮ２及びＩＮ３と、出力端子ＯＵＴと、選択端子ＳＥＬ１、ＳＥＬ２及びＳＥＬ３と、から構成される。 - 特許庁

The function as the load of the differential type amplifier is achieved to an AC signal entering through input terminals IN1 and IN2, and AC grounding is created to the in-phase AC signal that enters through an input terminal IN3 of a single balance mixer, thus preventing the in-phase AC signal from leaking to the input terminals IN1 and IN2.例文帳に追加

入力端子ＩＮ１，ＩＮ２から入ってくるＡＣ信号に対しては、差動型アンプの負荷として働き、シングルバランスミキサの入力端子ＩＮ３から入ってくる同相のＡＣ信号に対してはＡＣ接地を作るため、入力端子ＩＮ１，ＩＮ２への同相のＡＣ信号の漏れを防止することができる。 - 特許庁

Output convergence value when input is the second set value IN2 is calculated based on output from a point when only reference waste time tdR elapses after change of the input to the second set value IN2 to a point when only reference waste time tdR elapses after change of the input to the third set value IN3.例文帳に追加

入力が第２の設定値ＩＮ２のときの出力収束値を、入力が第２の設定値ＩＮ２に変更されてから基準ムダ時間ｔｄＲだけ経過した後から、入力が第３の設定値ＩＮ３に変更されてから基準ムダ時間ｔｄＲだけ経過するまでの出力に基づいて算出する。 - 特許庁

When a transistor 67 is turned off, a failure detecting means 43 detects failure of an input circuit 40a from the type of signals inputted to input ports IN0, IN1 and detects failure of an input circuit 40b based on the fact whether the input signals to IN2, IN4 and IN3, IN5 match each other or not at an identical moment of time.例文帳に追加

故障検知手段４３は、トランジスタ６７をＯＦＦ状態としたときに、入力ポートＩＮ０，ＩＮ１に入力される信号の種類により入力回路４０ａの故障を検知し、同一時点におけるＩＮ２とＩＮ４及びＩＮ３とＩＮ５の入力信号が一致する否かにより入力回路４０ｂの故障を検知する。 - 特許庁